JPH0265413A - ミューティング回路 - Google Patents
ミューティング回路Info
- Publication number
- JPH0265413A JPH0265413A JP63216624A JP21662488A JPH0265413A JP H0265413 A JPH0265413 A JP H0265413A JP 63216624 A JP63216624 A JP 63216624A JP 21662488 A JP21662488 A JP 21662488A JP H0265413 A JPH0265413 A JP H0265413A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- muting
- signal
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明はディジタル信号からアナログ信号に変換する
Ｄ／Ａ変換システムに於て、ンヨソク音がなく、かつ良
好なＳ／Ｎ比が得られるようにしたミューティング回路
に関するものである。
Ｄ／Ａ変換システムに於て、ンヨソク音がなく、かつ良
好なＳ／Ｎ比が得られるようにしたミューティング回路
に関するものである。
従来の技術
従来例を第５図に示す。第５図はディジタルＯ検出回路
６の出力をそのまま利用する回路であり、ディジタル０
検出回路６の論理出力は、入力信号がディジタル０にな
った時を”高″とし、ディジタル○でない時を”低′”
とする。抵抗器２５を抵抗器２４．２８に比べて小さな
値とすることにより、ディジタル０検出回路の出力が６
高”になったとき、トランジスタ２７は抵抗器２５と抵
抗器２６の比により順バイアスがかかジオンして信号ラ
インにミューティングをかける。また１低′”になった
ときはトランジスタ２７には逆バイアスがかかりオフし
てミューティングを解除する。抵抗器２８．２９は信号
ラインの分割抵抗であり、抵抗器２６は歪率改善用であ
る。
６の出力をそのまま利用する回路であり、ディジタル０
検出回路６の論理出力は、入力信号がディジタル０にな
った時を”高″とし、ディジタル○でない時を”低′”
とする。抵抗器２５を抵抗器２４．２８に比べて小さな
値とすることにより、ディジタル０検出回路の出力が６
高”になったとき、トランジスタ２７は抵抗器２５と抵
抗器２６の比により順バイアスがかかジオンして信号ラ
インにミューティングをかける。また１低′”になった
ときはトランジスタ２７には逆バイアスがかかりオフし
てミューティングを解除する。抵抗器２８．２９は信号
ラインの分割抵抗であり、抵抗器２６は歪率改善用であ
る。
発明が解決しようとする課題
第６図の従来例の回路は簡単で合理的ではおるが、ミュ
ーティングをかけるときに急にトランジスタがオンにな
るため信号ラインにショック音を出す。入力信号が０に
もかかわらずこのような異常音を出すのは問題である。
ーティングをかけるときに急にトランジスタがオンにな
るため信号ラインにショック音を出す。入力信号が０に
もかかわらずこのような異常音を出すのは問題である。
課題を解決するだめの手段
本発明はこの様な問題を解決する為に、ディジタルの○
信号を検出するディジタル○検出回路を具備し、そのデ
ィジタル０検出回路の出力を受け、第１のバッファ用ト
ランジスタと第２のミューティング用トランジスタとを
備え、ディジタ／Ｌ１０を検出した状態へ移るときは、
抵抗器とコンデンサで時定数を持たせて、前記第１と第
２のトランジスタにバイアスをかけ、オンにしてミュー
ティング動作をさせ、ディジタ／Ｌ１０以外の信号が入
ってきたときには、ダイオードで高速に前記第１のトラ
ンジスタをカットオフし、前記第２のトランジスタのミ
ューティング動作を解除する構成によりミューティング
をかけるとき、ある程度の時定数をもたせてミューティ
ングをかけることによりショック音が全くなく、かつミ
ューティングが解除するときは瞬時に解除するので、音
がつぶれることがなく高品位な信号再生が可能となる。
信号を検出するディジタル○検出回路を具備し、そのデ
ィジタル０検出回路の出力を受け、第１のバッファ用ト
ランジスタと第２のミューティング用トランジスタとを
備え、ディジタ／Ｌ１０を検出した状態へ移るときは、
抵抗器とコンデンサで時定数を持たせて、前記第１と第
２のトランジスタにバイアスをかけ、オンにしてミュー
ティング動作をさせ、ディジタ／Ｌ１０以外の信号が入
ってきたときには、ダイオードで高速に前記第１のトラ
ンジスタをカットオフし、前記第２のトランジスタのミ
ューティング動作を解除する構成によりミューティング
をかけるとき、ある程度の時定数をもたせてミューティ
ングをかけることによりショック音が全くなく、かつミ
ューティングが解除するときは瞬時に解除するので、音
がつぶれることがなく高品位な信号再生が可能となる。
作 用
本発明のような構成をすることにより、ショック音がな
く、かつ高いＳ／Ｎ比が得られるＤ／Ａ変換システムが
可能となる。
く、かつ高いＳ／Ｎ比が得られるＤ／Ａ変換システムが
可能となる。
実施例
以下この発明の実施例を図にもとすいて説明する。第２
図はＤ／Ａ変換システムの一例である。
図はＤ／Ａ変換システムの一例である。
ディジタル入力信号１が信号処理回路２、ディジタルフ
ィルり３．Ｄ／ｊ”！Ｊ換ｕ４、ｏ−ｙ＜スフイルタ５
を通ってアナログ出力信号８となるわけであるが、この
流れとは別に信号処理回路２からディジタル０検出回路
６を通り、ミューティング回路７でアナログ信号にミュ
ーティングをかけようとするものである。ディジタル信
号がディジタルフィルり３とＤ／Ａ変換器４を通ってい
る間の遅延を利用し、ディジタル○検出回路６でディジ
タル信号がアナログ信号になる前にディジタル信号の０
を検出してミューティング回路７をコントロールするも
のである。第１図は本発明のミューティング回路の一実
施例である。第３図はディジタ／Ｆ１０になる時の各部
の電圧波形であり、第４図はディジタル０からディジタ
ルＯでない信号に変わった時の各部の電圧波形である。
ィルり３．Ｄ／ｊ”！Ｊ換ｕ４、ｏ−ｙ＜スフイルタ５
を通ってアナログ出力信号８となるわけであるが、この
流れとは別に信号処理回路２からディジタル０検出回路
６を通り、ミューティング回路７でアナログ信号にミュ
ーティングをかけようとするものである。ディジタル信
号がディジタルフィルり３とＤ／Ａ変換器４を通ってい
る間の遅延を利用し、ディジタル○検出回路６でディジ
タル信号がアナログ信号になる前にディジタル信号の０
を検出してミューティング回路７をコントロールするも
のである。第１図は本発明のミューティング回路の一実
施例である。第３図はディジタ／Ｆ１０になる時の各部
の電圧波形であり、第４図はディジタル０からディジタ
ルＯでない信号に変わった時の各部の電圧波形である。
第１図に於てディジタル○検出回路６の出力の論理は、
ディジタル信号がＱになると”低”、０以外では“高”
となり、”高”から１低”になる時はある時定数αをも
ち、”低″′から“高”になる時時定数を持たず瞬時に
切り変わるものとする。入力信号がディジタル○になっ
た時、ディジタ／Ｌ１０検出回路６の出力６点は第３図
ａのように時定数αで”高″から６低パに切り換わる。
ディジタル信号がＱになると”低”、０以外では“高”
となり、”高”から１低”になる時はある時定数αをも
ち、”低″′から“高”になる時時定数を持たず瞬時に
切り変わるものとする。入力信号がディジタル○になっ
た時、ディジタ／Ｌ１０検出回路６の出力６点は第３図
ａのように時定数αで”高″から６低パに切り換わる。
ディジタ／ｉ１０検出回路６の出力に直列に接続されて
いる抵抗器１１と抵抗器１２の間からコンデンサ１ｏが
プラス電源に接続されているので、抵抗Ｗ１４を通して
接続されているトランジスタ１８のベースのｂ点の電位
はコンデンサ１０と抵抗器１１で決められた時定数で第
３図すのように下がっていく。ダイオード１７と抵抗器
１５．１６でバイアスされたトランジスタ１８のベース
・エミッタ間が、０６ないし０．７ボルトになるまでに
ベースの電位が下がるとトランジスタ１８はオンし、抵
抗器２０を通してトランジスタ２ｏのベースに電流を供
給し、第３図Ｃのように０点の電位は上昇し、トランジ
スタ２０がオンし信号ラインの抵抗器２２．２３の中間
から接続された抵抗器２１を通してミューティングをか
ける。このようにディジタ）ｖｏ検出回路の出力が低”
になってからβ時間かかつてゆっくりとミューティング
がかかり、ショック音がほとんどでない。
いる抵抗器１１と抵抗器１２の間からコンデンサ１ｏが
プラス電源に接続されているので、抵抗Ｗ１４を通して
接続されているトランジスタ１８のベースのｂ点の電位
はコンデンサ１０と抵抗器１１で決められた時定数で第
３図すのように下がっていく。ダイオード１７と抵抗器
１５．１６でバイアスされたトランジスタ１８のベース
・エミッタ間が、０６ないし０．７ボルトになるまでに
ベースの電位が下がるとトランジスタ１８はオンし、抵
抗器２０を通してトランジスタ２ｏのベースに電流を供
給し、第３図Ｃのように０点の電位は上昇し、トランジ
スタ２０がオンし信号ラインの抵抗器２２．２３の中間
から接続された抵抗器２１を通してミューティングをか
ける。このようにディジタ）ｖｏ検出回路の出力が低”
になってからβ時間かかつてゆっくりとミューティング
がかかり、ショック音がほとんどでない。
また逆に入力信号が０から○でない信号に変わった時は
、第４図ａのようにディジタルＯ検出回路出力は瞬時に
”低″から１高″に変化する。ａ点の電位は抵抗器１１
．１２をバイパスするように接続されたダイオード１３
を通し、さらに抵抗Ｈ１４をａっでトランジスタ１８の
ベースにすぐに達するのでトランジスタ１８は第４図す
のように瞬時にカットオフ状態となり、抵抗器２ｏを通
して第４図Ｃのように０点の電位は下がりトランジスタ
２０はすぐにカットオフ状態となる。抵抗器１９はトラ
ンジスタ１８の漏れ電流による歪率調化を防ぐ為、マイ
ナスにバイアスをかける抵抗器である。この様に入力信
号がディジタルＯでなくなった時、このミューティング
回路はすぐにミューティングを解除するが、ディジタル
信号はディジタルフィルり及びＤ／Ａ変換器を通ってか
らアナログ信号に変換されるので、ミューティングによ
シ信号の最初の部分がつぶされることはない。
、第４図ａのようにディジタルＯ検出回路出力は瞬時に
”低″から１高″に変化する。ａ点の電位は抵抗器１１
．１２をバイパスするように接続されたダイオード１３
を通し、さらに抵抗Ｈ１４をａっでトランジスタ１８の
ベースにすぐに達するのでトランジスタ１８は第４図す
のように瞬時にカットオフ状態となり、抵抗器２ｏを通
して第４図Ｃのように０点の電位は下がりトランジスタ
２０はすぐにカットオフ状態となる。抵抗器１９はトラ
ンジスタ１８の漏れ電流による歪率調化を防ぐ為、マイ
ナスにバイアスをかける抵抗器である。この様に入力信
号がディジタルＯでなくなった時、このミューティング
回路はすぐにミューティングを解除するが、ディジタル
信号はディジタルフィルり及びＤ／Ａ変換器を通ってか
らアナログ信号に変換されるので、ミューティングによ
シ信号の最初の部分がつぶされることはない。
尚、以上の説明は１チヤンネルの説明であるが、ミュー
ディング用のトランジスタを複数使用すれば多チャンネ
ルのミューティング回路となる。
ディング用のトランジスタを複数使用すれば多チャンネ
ルのミューティング回路となる。
発明の効果
以上の説明のように、本発明によればシコ、り音等のな
い品位のあるミューティングが可能であり、さらに高い
ＳｌＮ比が得られるミューティング回路を提供するもの
である。
い品位のあるミューティングが可能であり、さらに高い
ＳｌＮ比が得られるミューティング回路を提供するもの
である。
第１図は本発明のミューティング回路の一実施例の回路
図、第２図はＤ／Ａ変換システムの一実施例のブロック
図、第３図は第５図の回路に於て入力信号がディジタ）
１．１０になる時の各部の電圧波形図、第４図は第１図
の回路に於て入力信号がディジクルＱからデインタルＱ
以外に変わるときの各部の電圧波形図、第６図は従来の
ミューティング回路の一実施例の回路図である。 １・・・・・・ディジタル入力信号、２・・・・・・信
号処理回路、３・・・・・・ディジタルフィルり、４・
・・・・・Ｄ／ＡＦ換ＲＬ ５・・・・・・ローパス
フィルり、６・・・・・・ディジタル○検出回路、７・
・・・・・ミューティング回路、８・・・・・・アナロ
グ出力信号、１１．１２，１４，１５゜１６．１９，２
０，２１．２２，２３，２４゜２５．２８．２８．２９
・・・・・・抵抗器、１３．１７・・・・・・ダイオー
ド、１０・・・・・・コンデンサ、１Ｂ、２０゜２７・
・・・・・トランジスタ。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名ｆ１
．ｈ’、Ｎ、／６．／ｉ ／Ｐ２０．２／、ｎ、Ｂ−−
−Ｊ１５＄４１３、／７−−−ダイｉ−ｔ’ ｌθ −ｍ−コシテ′〉す ４．２０−−− ）う〉ジスタ １ 図 ２ｚ３ ／ Ｉ 第３図
図、第２図はＤ／Ａ変換システムの一実施例のブロック
図、第３図は第５図の回路に於て入力信号がディジタ）
１．１０になる時の各部の電圧波形図、第４図は第１図
の回路に於て入力信号がディジクルＱからデインタルＱ
以外に変わるときの各部の電圧波形図、第６図は従来の
ミューティング回路の一実施例の回路図である。 １・・・・・・ディジタル入力信号、２・・・・・・信
号処理回路、３・・・・・・ディジタルフィルり、４・
・・・・・Ｄ／ＡＦ換ＲＬ ５・・・・・・ローパス
フィルり、６・・・・・・ディジタル○検出回路、７・
・・・・・ミューティング回路、８・・・・・・アナロ
グ出力信号、１１．１２，１４，１５゜１６．１９，２
０，２１．２２，２３，２４゜２５．２８．２８．２９
・・・・・・抵抗器、１３．１７・・・・・・ダイオー
ド、１０・・・・・・コンデンサ、１Ｂ、２０゜２７・
・・・・・トランジスタ。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名ｆ１
．ｈ’、Ｎ、／６．／ｉ ／Ｐ２０．２／、ｎ、Ｂ−−
−Ｊ１５＄４１３、／７−−−ダイｉ−ｔ’ ｌθ −ｍ−コシテ′〉す ４．２０−−− ）う〉ジスタ １ 図 ２ｚ３ ／ Ｉ 第３図
Claims (1)
- 【特許請求の範囲】 ディジタルのＯ信号を検出するディジタルＯ検出回路を
具備し、そのディジタルＯ検出回路の出力を受け、第１
のバッファ用トランジスタと第２のミューティング用ト
ランジスタとを備え、ディジタルＯを検出した状態へ移
るときは、抵抗器とコンデンサで時定数を持たせて、前
記第１と第２のトランジスタにバイアスをかけ、オンに
してミューティング動作をさせ、 ディジタルＯ以外の信号が入ってきたときには、ダイオ
ードで高速に前記第１のトランジスタをカットオフし、
前記第２のトランジスタのミューティング動作を解除す
ることを特徴としたミューティング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63216624A JPH0265413A (ja) | 1988-08-31 | 1988-08-31 | ミューティング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63216624A JPH0265413A (ja) | 1988-08-31 | 1988-08-31 | ミューティング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0265413A true JPH0265413A (ja) | 1990-03-06 |
Family
ID=16691352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63216624A Pending JPH0265413A (ja) | 1988-08-31 | 1988-08-31 | ミューティング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0265413A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5439559A (en) * | 1977-09-02 | 1979-03-27 | Fujitsu Ltd | Digital analog converter |
-
1988
- 1988-08-31 JP JP63216624A patent/JPH0265413A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5439559A (en) * | 1977-09-02 | 1979-03-27 | Fujitsu Ltd | Digital analog converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02892B2 (ja) | ||
| JPH0265413A (ja) | ミューティング回路 | |
| JPS58194425A (ja) | Ｄ／ａ変換回路 | |
| JPS60101816U (ja) | 音響出力増幅装置 | |
| JPS631501Y2 (ja) | ||
| JPH0223089B2 (ja) | ||
| JPH0422443Y2 (ja) | ||
| JPS6031298Y2 (ja) | 過渡音防止回路 | |
| JPS6340406A (ja) | ミユ−テイング回路 | |
| JP3389334B2 (ja) | 音声出力用集積回路 | |
| JP2960809B2 (ja) | アッテネータ回路 | |
| JPH0564036A (ja) | ガンマオフセツト調整回路 | |
| JPS648922B2 (ja) | ||
| JPH0447362B2 (ja) | ||
| JP2735683B2 (ja) | スピーカアンプ回路 | |
| JPS6016101Y2 (ja) | ミュ−ティング回路 | |
| JPS6380613A (ja) | 簡易型ト−ン信号発生装置 | |
| JPH04373399A (ja) | 過大音声出力制限回路 | |
| JPH0198308A (ja) | 電圧制御増幅器 | |
| JPH03237809A (ja) | 増幅回路 | |
| JPH1032444A (ja) | 増幅器 | |
| JPS59171278A (ja) | コントロ−ル信号の再生回路 | |
| JPH0442844B2 (ja) | ||
| JPS6038945A (ja) | 全波整流回路 | |
| JP2002186081A (ja) | ミューティング回路 |