JPS648922B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、ミユーテイング（Muting）回路
に関する。

この発明は、大きな信号減衰量が得られるとと
もに、広い電源電圧範囲にわたつて動作すること
ができるミユーテイング回路を提供するためにな
された。

この発明は、差動トランジスタ回路のスイツチ
ング動作を利用したスイツチ形式のミユーテイン
グ回路の後段に固定抵抗とトランジスタとの分圧
回路で構成したアツテネータ形式のミユーテイン
グ回路を縦列接続して、上記スイツチ形式のミユ
ーテイング回路の正常に動作し得ない低電源電圧
領域でのミユート動作を補うようにするものであ
る。

以下、この発明を実施例とともに詳細に説明す
る。

第１図は、この発明の一実施例を示すブロツク
図である。

１は、信号源回路であり、例えば、テープ録音
装置における録音信号REC、再生信号PLYの切
り換を行なう電子スイツチ回路である。

このスイツチ回路の録音／再生切り換え時に発
生するシツク音を防止するためのミユーテイング
回路として、差動トランジスタ回路のスイツチン
グ動作を利用したスイツチ形式のミユーテイング
回路２を設けて、このミユーテイング回路２の後
段に、カツプリングコンデンサＣを介して固定抵
抗とトランジスタとで構成されたアツテネータ形
式のミユーテイング回路３を設けて出力OUTを
得るものである。

４は、バイアス回路であり、上記ミユーテイン
グ回路２を構成する差動トランジスタ回路のバイ
アス電圧V_Bを形成するものである。

５は、電源電圧V_CCの立ち上り／立ち下りを検
出して上記ミユーテイング回路３の制御信号V_C2
を形成する制御回路である。

上記差動トランジスタ回路を利用したミユーテ
イング回路２は、そのスイツチ動作、例えば、後
述するように差動トランジスタのエミツタ定電流
源を切り替え等により信号伝達のオン／オフを行
なうものであり、ミユート減衰量として80dBと
大きな減衰量が得られ、しかもモノリシツクIC
化が容易であるという利点を有するものである。

しかし、差動トランジスタ回路を用いるもので
あるので、動作下限電圧が大きくなり、低電源電
圧領域ではミユート動作を行なうことができな
い。

しかも、バイアス電圧V_Bとしては、電源リツ
プル除去率を大きくする必要があることより、大
容量コンデンサ、ツエナーダイオードによる安定
化電源回路等を用いるものであるので、電源投入
直後に直ちにミユート動作を行なえないという欠
点がある。したがつて、電源投入、遮断時のポツ
プ音（シヨツク音）を消去することができない。

そこで、このミユーテイング回路２の欠点を補
うため、このミユーテイング回路２の後段に、カ
ツプリングコンデンサＣを介してアツテネータ形
式のミユーテイング回路３を設けるものである。

このミユーテイング回路３は、信号線に直列に
設けられた固定抵抗と、この抵抗の出力側と基準
電位端子との間にトランジスタを設けて、このト
ランジスタのオン抵抗r_CSと上記固定抵抗とで信
号を分圧してミユート動作を行なうものである。

このミユーテイング回路３は、上記トランジス
タのしきい値電圧V_BEと低い電圧で動作するもの
である。したがつて、制御回路５により、電源電
圧V_CCを検出して、電源投入時、遮断時に一定期
間上記ミユーテイング回路３のトランジスタをオ
ンさせることにより、上記ミユーテイング回路２
では消去し得ない電源投入、遮断時のシツク音を
確実に消去することができる。

すなわち、この実施例においては、主として安
定した電源電圧V_CCの下でのミユート動作は、ミ
ユーテイング回路２で行なうものとし、このミユ
ーテイング回路２では消去し得ない電源投入、遮
断時のしかも低電源電圧領域でのミユート動作
は、ミユーテイング回路３で行なうものとするも
のである。

これにより広い電源電圧範囲にわたつて動作す
ることができるミユーテイング回路を得ることが
できるものである。

なお、上記アツテネータ形式のミユーテイング
回路３は、信号線に直列に設ける固定抵抗の値を
大きくできないので、大きな減衰量が得られず、
この回路のみではミユート減衰量の点で不十分で
ある。

第２図及び第３図は、それぞれ上記スイツチ形
式のミユーテイング回路２の一実施例を示す具体
的回路図である。

第２図に示す実施例回路は、差動対トランジス
タQ₁，Q₂とQ₃，Q₄の出力を共通とし、それぞれ
の共通エミツタに設けた定電流源を切り替ること
により、いずれか一方の差動対トランジスタQ₁，
Q₂又はQ₃，Q₄の出力を得るものである。

すなわち、トランジスタQ₁のベースには入力
信号V_INを印加し、抵抗R₂を介してバイアス電圧
V_Bを与え、上記トランジスタQ₁と差動対をなす
トランジスタQ₂のベースには、出力を負帰還し
てボルテージフオロワ回路を構成する。

同様にトランジスタQ₄のベースにはバイアス
電圧V_Bを与え、このトランジスタQ₄と差動対を
なすトランジスタQ₃のベースには、出力を負帰
還してボルテージフオロワ回路を構成する。

そして、上記差動対トランジスタQ₁，Q₂及び
Q₃，Q₄の共通エミツタに設けられた定電流源回
路を構成するトランジスタQ₅，Q₆は、ダイオー
ド（ダイオード接続したトランジスタを含む）
Q₇，Q₈とともに電流ミラー回路を構成し、この
電流ミラー回路への入力電流を差動トランジスタ
Q₉，Q₁₀により定電流I₀を切り替えて供給するよ
うにするものである。

上記電流切り替えをミユート信号V_C1で行なう
ものである。このミユート信号V_C1をバイアス電
圧V_Bに対してローレベルとすると、トランジス
タQ₉がオン、トランジスタQ₁₀がオフして定電流
I₀は、電流ミラー回路Q₇，Q₅に流れ、差動トラ
ンジスタQ₁，Q₂が動作して、入力信号V_INがその
まま出力としてトランジスタQ₁₂のコレクタに伝
達されるものである。

一方、ミユート信号V_C1をハイレベルとすると
トランジスタQ₉がオフ、トランジスタQ₁₀がオン
して定電流I₀は、電流ミラー回路Q₈，Q₆に流れ、
差動トランジスタQ₃，Q₄が動作して、バイアス
電圧V_BがトランジスタQ₁₂のコレクタへ出力され
て、上記入力信号V_INのミユート動作を行なうも
のである。

第３図に示す実施例回路は、差動対トランジス
タQ₁₃，Q₁₄の共通エミツタに入力信号V_INが印加
されたトランジスタQ₁₇を設け、差動トランジス
タQ₁₃，Q₁₄をスイツチング動作させることによ
りミユート動作を行なうものである。この場合の
直流レベルの変化を防止するため、共通エミツタ
に直流電流を形成する定電流トランジスタQ₁₈を
設けた差動トランジスタQ₁₅，Q₁₆のスイツチン
グ出力を逆相で上記差動トランジスタQ₁₃，Q₁₄
の出力に加えるものである。

すなわち、ミユート信号V_C1をトランジスタ
Q₁₃，Q₁₆のベースに印加し、バイアス電圧V_Bを
トランジスタQ₁₄，Q₁₅のベースに印加し、トラ
ンジスタQ₁₃，Q₁₅及びQ₁₄，Q₁₆のコレクタを共
通として、上記トランジスタQ₁₃，Q₁₅のコレク
タに負荷抵抗R₃を設けて出力を得る。

そして抵抗R₃とダイオードQ₁₉とで形成した定
電圧を抵抗R₄，R₅を介して上記トランジスタ
Q₁₈，Q₁₇のベースに直流電流を形成するバイア
ス電圧を印加する。

この回路の動作は、ミユート信号V_C1をバイア
ス電圧V_Bに対してハイレベルとすると、トラン
ジスタQ₁₃，Q₁₆がオン、トランジスタQ₁₄，Q₁₅
がオフする。したがつて、トランジスタQ₁₇のコ
レクタ出力である直流電流に重畳された信号出力
が得られる。一方、ミユート信号V_C1をローレベ
ルとすると、トランジスタQ₁₃，Q₁₆がオフし、
トランジスタQ₁₄，Q₁₅がオンする。したがつて
トランジスタQ₁₈で形成した直流電流のみが得ら
れるものである。

上記トランジスタQ₁₇，Q₁₈及びエミツタ抵抗
R₆，R₇を同一のものを用いることより、上記直
流電流は等しくなり、ミユート・オン／オフによ
り、直流出力が変化することはない。

第４図、第５図は、それぞれ上記アツテネータ
形式のミユーテイング回路３の一実施例を示す具
体的回路図である。

第４図の実施例回路は、固定抵抗R₉とトラン
ジスタQ₂₀で構成されたミユーテイング回路であ
る。この回路においては、トランジスタQ₂₀のベ
ースを低インピーダンスで接地すると、ベース、
コレクタ接合が負の信号レベルで順バイアスさ
れ、その非線形特性による歪の大きなリーク電流
が信号線に流れ、又は上記負レベルをクランプす
るという欠点がある。

また、モノリシツクICで構成した場合には、
コレクタとサブストレートとのpn接合が形成さ
れるため、負の信号レベルにより上記同様な歪の
大きなリーク電流が流れ、又はクランプするもの
となる。

そこで、第５図の実施例回路に示すように、コ
レクタとエミツタとを逆接続したミユートトラン
ジスタQ₂₀′を用いることにより、上記信号線と接
地間の寄生ダイオードを防止するものである。

また、トランジスタQ₂₀′のベースには、ダイオ
ードQ₂₂の順方向電圧でベースがバイアスされた
ラテラル型pnpトランジスタQ₂₁を介してミユー
ト信号V_C2を印加するものである。

この場合、ミユート信号を2V_BE以下とすると
トランジスタQ₂₁がオフするため、トランジスタ
Q₂₀′のベースは、フローテイング状態の高インピ
ーダンスの下でオフとなるため、上記リーク電流
を大幅に小さくでき、伝達信号の歪の悪化を防止
することができる。

この発明は、前記実施例に限定されず、ミユー
テイング回路２を構成する差動トランジスタ回路
は、種々変形でき、例えば、第２図の回路におい
て、オフしているトランジスタを通して信号のク
ロストークを防止するため、差動トランジスタ
Q₁〜Q₄のエミツタに、逆流防止用のダイオード
を挿入するものとしてもよい。また、定電流源回
路の切り替え方法は、種々変形できるものであ
る。

そして、第３図の回路をも含めて、出力信号の
取り出し方法は、種々変形できるものである。

さらに、信号源回路１は、上記録音／再生切り
替回路に限定されず、シヨツク音が生じる虞れの
あるものであれば、何んであつてもよい。言い換
えれば、この発明に係るミユーテイング回路は大
きな減衰量が得られ、動作電圧範囲の広いものと
して広く利用することができるものである。

【図面の簡単な説明】

第１図は、この発明の一実施例を示すブロツク
図、第２図、第３図は、それぞれこの発明の一実
施例を示すスイツチ形式のミユーテイング回路の
回路図、第４図、第５図は、それぞれこの発明の
一実施例を示すアツテネータ形式のミユーテイン
グ回路の回路図である。 １……信号源回路、２，３……ミユーテイング
回路、４……バイアス回路、５……制御回路。

Claims (1)

1. 【特許請求の範囲】 １ 差動トランジスタ回路のスイツチング動作を
   利用したスイツチ形式の第１のミユーテイング回
   路と、このミユーテイング回路の後段に縦続接続
   され、信号線に直列に設けられた固定抵抗と、こ
   の抵抗の出力側と基準電位端子との間に設けられ
   たトランジスタとで構成されたアツテネータ形式
   の第２のミユーテイング回路とを具備し、かつ上
   記第２のミユーテイング回路は上記第１のミユー
   テイング回路の動作下限電圧以下で動作するもの
   であることを特徴とするミユーテイング回路。 ２ 特許請求の範囲第１項記載の第２のミユーテ
   イング回路は、電源投入及び／又は遮断時の一定
   期間のみミユート・オン動作を行なうものである
   ことを特徴とするミユーテイング回路。 ３ 特許請求の範囲第１項又は第２項記載の第２
   のミユーテイング回路を構成するトランジスタは
   コレクタとエミツタとを逆接続したものであるこ
   とを特徴とするミユーテイング回路。 ４ 特許請求の範囲第１乃至第３項記載の第２の
   ミユーテイング回路を構成するトランジスタは、
   ベースに所定のバイアスが印加されたラテラル型
   PNPトランジスタを介したミユート制御信号で
   制御されるものであることを特徴とするミユーテ
   イング回路。