JPH0265569A - 映像信号処理装置 - Google Patents

映像信号処理装置

Info

Publication number
JPH0265569A
JPH0265569A JP63217389A JP21738988A JPH0265569A JP H0265569 A JPH0265569 A JP H0265569A JP 63217389 A JP63217389 A JP 63217389A JP 21738988 A JP21738988 A JP 21738988A JP H0265569 A JPH0265569 A JP H0265569A
Authority
JP
Japan
Prior art keywords
signal
synchronizing signal
synchronization signal
clock
horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63217389A
Other languages
English (en)
Inventor
Yoshihiro Matsushima
松島 祥浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GE Healthcare Japan Corp
Original Assignee
Yokogawa Medical Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Medical Systems Ltd filed Critical Yokogawa Medical Systems Ltd
Priority to JP63217389A priority Critical patent/JPH0265569A/ja
Publication of JPH0265569A publication Critical patent/JPH0265569A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、映像信号を処理する映像信号処理装置に関し
、更に詳しくは、複合映像信号をディジタル処理するに
好適な映像信号処理装置に関する。
(従来の技術) 第3図は従来の映像信号処理装置の概略構成を示す構成
図である。この図において、1は複合映像信号をドツト
クロックにしたがってA/D変換するA/D変換器、2
は複合映像信号に含まれる同期信号を抜き出す同期信号
分離回路、3は同期信号分離回路2で抜き出された同期
信号から水平同期信号を発生する水平向f信号発生回路
、4は同期信号分離回路2で抜き出された同情信号から
乗直同11信号を発生する垂直同期信号発生回路である
複合映像信号を発生する装置(図示せず)において、ド
ツトクロックをも発生するように構成されているものが
ある。このようにして生成された複合映像信号とドツト
クロックとを受は取って、A/D変換器1がディジタル
(ビデオ)データを作成する。また、水平同期信号発生
回路3からは水平同期信号が、手直同期信号発生回路4
からは1iI同期信号が得られる。ディジタルビデオデ
ータを処理するディジタルビデオデータ処]!I!部(
図示せず)は、有効画像部分のみのディジタルビデオデ
ータが必要であり、水平同期信号6垂直同期信号により
有効画像部分/非有効画像部分(ブランキング期間)の
区別を行う。
(発明が解決しようとする課題) 以上のように、同期信号でディジタルビデオデータの区
別を行う場合、ディジタルビデオデータと水平同期信号
、!1垂直同期信号とのタイミングが常に一定であるこ
とが要求される、 しかし、各部で使用している素子の違い、温度。
電圧特性の違いにより温度や電圧が変化した場合、水平
同期信号、t@直同期信号のタイミングが変わつ・てし
まう。このため、所望のディジタルビデオデータを得る
ことが回能である。
本発明は上記した問題点に鑑みてなされたもので、その
目的とするところは、ビデオデータと確実に同期した同
期信号を得ることが可能なms信号処理装置を実現する
ことにある。
(課題を解決するための手段) 上記課題を解決する本発明は、外部から与えられる複合
映像信号を外部から与えられるドツトクロックを基準に
してA/D変換するA/D変換手段と、外部から与えら
れる複合映像信号から同期信号を抜き出す同期信号分離
手段と、この同期信号分離手段により抜き出された同期
信号から水平同期信号およびl垂直同期信号を発生する
同期信号発生手段と、同期信号分離回路からの同1n信
号に同期したカウンタ制御信号を発生するカウンタ制置
信号発生手段と、水平開j]信号および垂直同期信号を
遅延させるためのクロックを発生する遅延クロック発生
手段と、水平同期信号および垂直同期信号を遅延クロッ
クによって遅延させる第1のフリップ・フロップと、第
1のフリップ・フロップによって遅延した水平同期信号
および!j、i!同期信号をドツトクロックに同期させ
る第2のフリップ・フロップとを有することを特徴とす
るものである。
(作用) 水平同期信号および垂直同期信号は、第1および第2の
フリップ・フロップによってドツトクロックに同期した
状態で遅延される、 (実施例) 以下図面を参照して、本発明の実施例を詳細に説明する
第1図は本発明の一実施例の′構成を示す構成図である
。この図において、1は複合映像信号をドツトクロツタ
にしたがってA/D変換するA/D変換器、2は複合映
像信号に含まれる同期信号を抜き出す同期信号分離回路
、3は同期信号分離回路2で抜き出された同期信号から
水平同期信号を発生する水平同期信号発生回路、4は同
期信号分離回路2で抜き出された同期信号から垂直同期
信号を発生する垂直同期信号発生回路、5はカウンタ制
御信号を発生するカウンタ制御信号発生部、6は遅延し
たクロックを発生する遅延クロック発生カウンタ、7は
遅延クロックカウンタ6の発生クロックに同期して水平
同期c4号、垂直同期信号を遅延させるフリップ・フロ
ップ、8はドツトクロックに同期した水平同期信号、!
垂直同期信号を発生するフリップ・フロップである。
第2図は、第1図に示した装置の動作状態を示すタイム
チャートである。
以下、第1図及び第2図を参照して本発明装置の動作を
説明する。
外部から供給される複合映像信号Vtは、A/D変換器
1と同期信号分離回路2に送られる。複合映像信@v■
はA/D変換@1でビデオデータ及びブランキングデー
タからなるディジタルデータDAに変換される。また、
同期信号分離回路2で同期信号Sが抜き出される。この
同期信号Sは、水平同期信号発生回路3で水平同期信@
Hに、垂直同期信号発生回路4で!f垂直同期信号■に
変換される、このときの遅延時間tc+dlJ5よびt
pd2が温度や電圧によって変化する遅延である。これ
と銭に、同期信号Sはカウンタ制御信号発生部5で、同
期信@Sの立ち下がりに同期したカウンタυtW信号Q
に変換される。遅延クロック発生カウンタ6は、カウン
ターII[!信号QとドツトクロックDCとから分周ク
ロックQ1を作成する。この分周クロックQ1は、同期
信@Sの立ち下がりに同期して2ドツトクロツク遅れた
ものとなる。そして、フリップ・70ツブ7は、水平回
明信@H,11!M同期信号V及び分周クロックQ1と
を受けて、遅延時間tod1よりも遅延した水平同期信
@H′及び遅延時間tDd2よりも遅延した@直同期信
@Vとを発生する。また、フリップ・フロップ8は、遅
延した水平同期信号H′、遅延した垂直@11信号v′
及びドツトクロックOCとを受けてドツトクロックDC
に同期した状態で遅延した水平同期信号II S及びf
!^同期信号vSとを発生する。この水平同期信@H8
及び垂直同期信@vSは、温度や電圧によって影響され
ることはなく、ドツトクロックDCと常に一定のタイミ
ングを保つことができる。
尚、カウンタの分周クロックQ1を選択することにより
遅延時間を制御することが可能である。
例えば、水平同期信号の遅れLodl、垂直同期信号の
遅れtE)(12が数クロックあったとしても、このク
ロックより大きい分周クロックQ1を選択すれば、得ら
れるタイミングは常に一定である。
(発明の効果) 以上詳細に説明したように、本発明では、素子の違いや
温度、電圧変化によって生じる遅延時間より大きい遅延
時間を有する同期信号を発生するようにした。この結果
、ビデオデータと確実に同期した同期信号を得ることが
可能なFJi像信号処理1!胃を実現することができる
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示す構成図、第2図
は本発明の動作時の各部の波形を示す波形図、第3図は
従来の映像信号処理装置の構成を示す構成図である6 1・・・A/D変換器 2・・・同期信号分離回路3・
・・水平同期信号発生回路 4・・・垂直同期信号発生回路 5・・・カウンタIII1ml信号発生部6・・・遅延
クロック発生回路 7.8・・・フリップ・70ツブ

Claims (1)

  1. 【特許請求の範囲】 外部から与えられる複合映像信号を外部から与えられる
    ドットクロックを基準にしてA/D変換するA/D変換
    手段と、 外部から与えられる複合映像信号から同期信号を抜き出
    す同期信号分離手段と、 この同期信号分離手段により抜き出された同期信号から
    水平同期信号および垂直同期信号を発生する同期信号発
    生手段と、 周期信号分離回路からの同期信号に同期したカウンタ制
    御信号を発生するカウンタ制御信号発生手段と、 水平同期信号および垂直同期信号を遅延させるためのク
    ロックを発生する遅延クロック発生手段と、 水平周期信号および垂直同期信号を遅延クロックによつ
    て遅延させる第1のフリップ・フロップと、 第1のフリップ・フロップによつて遅延した水平同期信
    号および垂直同期信号をドットクロックに同期させる第
    2のフリップ・フロップとを有することを特徴とする映
    像信号処理装置。
JP63217389A 1988-08-31 1988-08-31 映像信号処理装置 Pending JPH0265569A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63217389A JPH0265569A (ja) 1988-08-31 1988-08-31 映像信号処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63217389A JPH0265569A (ja) 1988-08-31 1988-08-31 映像信号処理装置

Publications (1)

Publication Number Publication Date
JPH0265569A true JPH0265569A (ja) 1990-03-06

Family

ID=16703411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63217389A Pending JPH0265569A (ja) 1988-08-31 1988-08-31 映像信号処理装置

Country Status (1)

Country Link
JP (1) JPH0265569A (ja)

Similar Documents

Publication Publication Date Title
JPH0265569A (ja) 映像信号処理装置
KR870006771A (ko) 시간 배율 신호 응답용 동기회로
JP3219160B2 (ja) テレビジョン信号処理装置
JPS6153880A (ja) 文字画像表示制御装置
JPS61288643A (ja) 内部同期化装置
JPH0723251A (ja) デジタル信号処理装置
JP3346497B2 (ja) 電源同期パルス生成回路
JPS6238980A (ja) ビデオ信号のサンプリング方式
JPH02312408A (ja) サンプリング信号発生装置
KR970005112Y1 (ko) 위상동기장치
JP2517443B2 (ja) テレビカメラの同期回路
JPH10242808A (ja) 半導体集積回路装置
KR970019561A (ko) 수평동기신호 동기장치
JPS61202527A (ja) 映像信号デイジタル変換回路
JPH0382291A (ja) 位相同期装置
JPH04195192A (ja) 同期信号発生装置
JPH0552110B2 (ja)
JPH0541812A (ja) 同期信号発生装置
JPH0670344U (ja) 高速データ多重化回路
JPH01245631A (ja) 位相制御回路
JPH087559B2 (ja) 映像信号生成回路
JPH04195193A (ja) 同期信号発生装置
JPH1093840A (ja) 二重化同期信号発生方式
JPS59223078A (ja) 表示タイミング制御装置
JPH04242386A (ja) イメージセンサ