JPH0265662A - スイッチング電源の起動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はスイッチング電源に関し、特に入力電源の入力
電圧範囲に対する動作保護と、出力側負荷回路のシステ
ムリセット動作について改良を図ったスイッチング電源
の起動回路に関する。

［従来の技術］ 従来のスイッチング電源は、第３図に示すように、入力
電圧を直接ツェナーダイオード４等の定電圧素子で降圧
して制御回路１３に供給し、制御回路１３の内部電圧検
出回路で起動していた。ところがこの方式では、制御回
路１３で消費する電流をすべて分割抵抗２から供給する
ため、分割抵抗２の消費電力が大きく、また入力電圧変
動に対しフィルタコンデンサ１２の電圧を安定化させる
ため、分割抵抗２の電流変化をツェナーダイオード４で
吸収する必要かありツェナーダイオード４が大電力化す
る等、発熱、効率低下５部品の大形化等の問題があった
。

そこで、第３図に示す例の電力消費を改善するため、制
御回路電源を自己発生する第４図に示すような方式か開
発されている。第４図の例は、電圧変換トランス１５に
第三の巻線１５ａを設け、整流ダイオード１４とフィル
タコンデンサ１２で制御回路１３の電源を形成するもの
である。ツェナーダイオード４の電圧を第三の巻線電圧
より低く設定することで、通常動作時は電流増幅トラン
ジスタ９、フィーダー抵抗８の電力をゼロにすることか
でき、大幅な電力低減をはかれるものであり、この回路
か一般的に使用されている（ｐＰｃ１０９４の制御ＩＩ
Ｃは本回路のために開発されたもので、起動時化の電流
を１ｍＡ程度に抑え、電源印加時のフィーダー抵抗８１
Ｍ、流増幅トランジスタ９のサージ電流を低減する効果
かある。）。

この方式は通常運転時の消費電力が小さいという効果か
あるか、制御回路１３の電源を自分で作るため、入力電
圧が第５図中の時刻ｔ４〜ｔ５間のように瞬断したよう
なときも、フィルタコンデンサ１２の′、を圧かＶＴ２
（制御回路１３を構成する制御ＩＣの低電圧検出点）以
下になるまて動作を続ける。このときの入力電圧は、通
常運転時に比べ大幅に低くなっており、もちろん出力電
圧もある程度低下するが、ＤＣ／ＤＣコンバータ部Ａも
最大パルス幅で動作する。

したがって２この時点で電圧変換トランス１５の飽和に
よる主スイッチ１６の破壊を防ぐため、各素子は十分な
余裕を持つ必要がある。このため、電圧変換トランス１
５の設計が難しくなり大形化する。また、入力電圧が回
復すると再びＤＣ／ＤＣコンバータ部Ａか立上るため、
出力電圧が中途半端な電圧から回復することになり、負
荷側論理回路か誤動作してシステムの暴走を起す危険が
ある。

［解決すべき課題］ すなわち、上述したスイッチング電源は、第３図の例で
は通常運転時の消費電力が大きく、大形部品が必要にな
るという欠点があり、第４図の例ではトランスか大形化
し、かつ入力瞬断時に負荷側か誤動作し、システム暴走
を起す危険かあるとい欠点かあった。

本発明は上述した問題点にかんがみてなされたもので、
制御回路に対する信号供給を確定信号で行なうことによ
り低消費電力化、電力交換トランスの小形化、瞬断時の
システム誤動作を防止することを図ったスイッチング電
源の起動回路の提供を目的とする。

［課題の解決手段］ 上記目的を達成するため、本発明のスイッチンク電源起
動回路は、電圧制御回路、主スイッチ、電力交換トラン
ス、二次側整流回路及び平滑フィルタを有し、前記電力
交換トランスに第三の巻線を設けて前記制御回路の電源
を形成するスイッチング電源回路において、前記第三の
巻線電圧より低い電圧に設定され、ダイオードを介して
入力電源から前記制御回路に電圧を供給するドロッパー
７を源を設け、該ドロッパー電源の基準電圧を入力電源
分割抵抗から供給し、かつ前記基準電圧の確定信号によ
り遅延タイマー回路を介して前記制御回路を起動するよ
うな構成としである。

［実施例］ 次に１本発明の一実施例について図面を参照して説明す
る。

なお、以下では従来と共通する部分には共通する符号を
付して重複する説明は省略する。

第１図は本発明の実施例を示す回路図で２．３は入力電
圧分割抵抗、Ｂは基準電圧検出回路。

２０は遅延タイマー回路である。ドロッパー電源を形成
する基準電圧検出回路Ｂは、ツェナーダイオード４のア
ノード側に接続したバイアス抵抗５、分割抵抗２．３と
並列に接続したバイアス抵抗７及び、直結接続した検出
トランジスタ６とオンオフトランジスタ１１とからなる
。遅延タイマー回路２０は、オンオフトランジスタ１１
のコレクタと制御回路１３との間に接続しである。

今、第２図て時刻ｔ、て人力電源１が投入されるとツェ
ナーダイオード４及びフィルタコンデンサ１２の電圧か
上昇する。フィルタコンデンサ１２の電圧か制御回路１
３を構成するＩＣの低電圧検出点ＶＴ２に達すると制御
回路１３は動作可能となるか、ツェナーダイオード４の
電圧か確定する時刻ｔ、まてオンオフトランジスタ１１
の出力により動作は停止している１時刻ｔ２てツェナー
ダイオード４の電圧の確定によりオンオフトランジスタ
１１から起動信号か送出され制御回路１３か遅延タイマ
ー回路２０の設定時間ｔｄの後動作してＤＣ／ＤＣコン
バータ部Ａが起動され、フィルタコンデンサ１２の電圧
は電圧変換トランス１５の第三巻線１５ａで定まる電圧
（ツェナータイオード４の電圧より大）まで上昇し、フ
ィーダー抵抗８及びＭ、流増幅トランジスタ９は力・ン
トオフされる。

オンオフトランジスタ１１起動時の入力電圧は、下式で
決定される。

たたし、上式において Ｒ２Ｒｘ　：抵抗２，３の抵抗値 ｖ４：ツェナーダイオード４のツェナー電圧 である。

上記式（１）の起動入力電圧Ｖア、は、本回路か出力電
圧を制御可能とする電圧に設定する。

次に時刻ｔ４時点で入力に瞬断が生じた場合、入力電圧
■１か起動入力電圧７月以上で回復すれば出力電圧は何
等異常変動を示さないが、起動入力電圧Ｖ１を下層ると
直ちにオンオフトランジスタ１１か動作してコンバータ
部Ａの作動を停止させる。このため、ＤＣ／ＤＣコンバ
ータ部Ａの設計入力範囲は起動入力電圧Ｖ　Ｔ　ｌに制
限することがてきる。

今、入力電圧ＶＴＩか回復し、時刻ｔ５で再度起動入力
電圧Ｖ７１を越えれば、本回路は設定時間ｔｄ後起動し
、出力電圧は再び立上る。

このように本回路の出力電圧ｖＩは、−旦停止してから
立上るため、負荷側論理回路か誤動作するような中間レ
ベルの出力電圧を発生することはなく、また電源再起動
時の出力電圧立上りてシステムリセットを行うことかて
きるため、システムか暴走する事故を防ぐことかてき、
かつ、通常運転中の消費電力を、フィーダー抵抗８、電
流増幅トランジスタ９のカットオフにより小さく抑える
ことができる。なお、設定時間ｔｄの値は、システムの
要求により設定を行うか通常０．３秒〜３秒程度の値を
とる。

［発明の効果コ 以上説明したように本発明は、電圧変換トランスに第三
の巻線を設けて制御回路用’＋を源を構成するスイ・ン
チング電源に、入力電圧検出回路と基準電圧確定信号を
付加し、確定信号により遅延タイマー回路を介して制御
回路をオンオフする構成をとることにより、通常運転時
の消費電力を低減し、コンバータトランスの設計電圧範
囲を制限して設計を容易かつ小形化し、出力電圧の中途
半端な状況をなくしてシステム誤動作を防止するという
効果かある。また電源瞬断時の再起動による出力電圧の
立上りでシステムリセットを可能としシステム暴走を防
ぐという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
Ｉ′２Ｉの実施例の動作を示すタイムチャート、第３図
は従来のスイッチング電源回路例を示す回路図、第４図
は他の従来の第２のスイッチンり電源回路例を示す回路
図、第５図は第４図の例の動作を示すタイミングチャー
トである。 ■・入力電！　　　　　２．３：分割抵抗４　ツェナー
ダイオード ５　バイアス抵抗　　６・検出トランジスタ７・バイア
ス抵抗　　８：フィーダー抵抗９、電流増幅トランジス
タ １０：ダイオート １１：オンオフトランジスタ １２：フィルタコンデンサ １３：制御回路　　　１４．整流ダイオード１５　電圧
変換トランス １６、主スイッチ　　１７．整流ダイオード１８、フィ
ルタコンデンサ １９・電圧検出回路 ２０・遅延タイマー回路

Claims (1)

【特許請求の範囲】
1. 電圧制御回路、主スイッチ、電力交換トランス、二次側
   整流回路及び平滑フィルタを有し、前記電力交換トラン
   スに第三の巻線を設けて前記制御回路の電源を形成する
   スイッチング電源回路において、前記第三の巻線電圧よ
   り低い電圧に設定され、ダイオードを介して入力電源か
   ら前記制御回路に電圧を供給するドロッパー電源を設け
   、該ドロッパー電源の基準電圧を入力電源分割抵抗から
   供給し、かつ前記基準電圧の確定信号により遅延タイマ
   ー回路を介して前記制御回路を起動するよう構成したこ
   とを特徴としたスイッチング電源の起動回路。