JPH0267813A - 電子スチルカメラの同期信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子スチルカメラ用磁気記録媒体より検出され
る録再トラック位置決め用同期信号から雑音を除去する
電子スチルカメラの同期信号発生装置に関する。

〔従来の技術〕

電子スチルカメラにあっては、記録・再生可能な媒体と
してディスク型の磁気記録媒体が利用され、１トラツク
当たり１フレ一ム画相当のビデオ信号を記録することで
数十トラックに数十画像分の画像データを記録すること
ができるようになっている。データの記録及び再生を確
実に行う為に、これらの各トラックの位置及び画像デー
タの記録される先頭位置を確実に設定及び検出すること
が極めて重要であり、この位置は磁気記録媒体の所定位
置に磁気記録されている同期信号を磁気的に再生するこ
とで検出するようになっている。

ここで、磁気ヘッド等により磁気的に検出される同期信
号は雑音を多く含んでいるため、マスキング回路によっ
て同期信号内の雑音を多く含む部分をマスキングするこ
とで雑音を除去している。

第３図は従来のマスキング回路を示す。先ず構成を説明
すると、１，２は共に４ビツト・バイナリ−・カウンタ
であり、例えば、モトローラ社製のＭＣ１４１６１等が
利用される。カウンタ１に対してカウンタ２が従属に接
続することで、カウンタ１が下位４ビツト、カウンタ２
が上位４ビツトを受は持っている。即ち、カウンタｌの
キャリー・アウト出力端子ＲＣとカウンタ２のプリセッ
ト・イネーブル入力端子Ｒ巳が接続することで桁上げ動
作を行い、更にカウンタ１．２のプリセット・データ入
力端子を電源Ｖ　Ｄ　［＋とアース接点に適宜に接続す
ることで両者合わせて２５２クロツクの係数動作を行う
８ビツトのバイナリ−・カウンタを構成している。

更に、カウンタ１，２のリセット端子Ｒ３にインバータ
３を介してリセット信号Ｒ３Ｔが印加され、リセット信
号１？ＳＴで内部をクリアする。カウンタ１，２のキャ
リー・アウト出力端子ＲＣはＮＡＮＤ回路４の２入力端
子に接続し、ＮＡＮＤ回路４の出力信号ＰＧがカウンタ
１のプリセット・イネーブル入力端子ＲＥに供給される
と共に、ＯＲ回路５とＡＮＤ回路６の夫々の一方の入力
端子、更にカウンタ１，２のロード入力端子ＬＤに供給
される。

ＯＲ回路５の他方の入力端子には、電子スチルカメラの
磁気記録媒体より磁気的に検出された生の同期信号りが
供給され、ＡＮＤ回路６の他方の入力端子には約６３．
５μｓの周期のクロック信号ＣＫが供給され、夫々の出
力端子はＥＸ−ＯＲ回路７の入力端子に接続し、ＥＸ−
ＯＲ回路７の出力端子はカウンタ１，２のクロック信号
入力端子ＣＬＫに接続している。

次にかかる回路の作動を第４図と共に説明する。

クロック信号Ｃにの各カウンタ１，２への供給はＡＮＤ
回路６及びＥＸ−ＯＲ回路７を介して行われる。即ち、
クロック信号ＣＫの入力をＮＡＮＤ回路４、ＯＲ回路５
、ＡＮＤ回路６及びＥＸ−ＯＲ回路７より成る帰還回路
によって制御し、この帰還回路によって新たに発生した
クロック信号Ｆｌ（の人力の有無によってカウンタ１゜
２が係数動作する。そして、カウンタ１，２が２５２の
クロック信号ＦＨの係数完了時点（第４図の時刻ｔ３に
相当する）から新たな係数動作を開始するための最初の
クロック信号ＦＨを人力するまで（第４図の時刻ｔ、に
相当する）の期間において、出力信号ＰＧが“Ｌ”レベ
ルとなり、この“Ｌ”レベルで正規の同期信号を表現す
るように成っている。

上記帰還回路の入出力関係を論理式で示せば、ＦＨ＝　
（Ｄ＋ＰＣ）■（ＣＫ−ＰＣ）となり、同期信号りが“
Ｌ”レベル且つキャリー・アウト信号ＲＣ１，ＰＣ２が
“Ｈ”レベルのときにのみ出力信号ＰＧが“Ｌ＃レベル
となる。

第４図に基づいて、具体的な動作を説明すると、時刻ｔ
１において生の同期信号りが“Ｌ”レベルとなり、時刻
ｔ２においてカウンタ１゜２の係数が２５２になったと
すると、信号ＲＣ，，ＰＣ２が“Ｈ”レベルとなり出力
信号ＰＧが“Ｌ”レベルとなるので、ＡＮＤ回路６によ
ってクロック信号ＣＫの人力が禁止され、信号ＰＨは“
Ｌ″レベルなる（時刻ｔｓ）。そして、時刻ｔ４におい
て同期信号りが“Ｈ”レベルに反転すると、ＥＸ−ＯＲ
回路７の一方の入力信号ＮＳが”Ｈ”レベルに反転して
カウンタ１，２が最初からの係数動作を開始するので、
信号ＲＣ，。

ＰＣ２が“Ｌ”レベルとなり、出力信号ＰＧが“Ｈ”レ
ベルとなる。そして、再びクロック信号ＣＫの入力が可
能となりカウンタ１，２の係数動作が行われる。

ここで、たとえ生の同期信号りが時刻ｔ１　において“
Ｌ”レベルに反転してもカウンタ１゜２が２５２を係数
するまではこれを無視し、且つ同期信号りが“Ｌ”レベ
ルの間に２５２の係数を完了してから同期信号りが“Ｈ
”レベルに反転するまでの期間だけで同期信号の存在の
有無を検出して出力信号ＰＧを新たな同期信号として発
生するので、同図の時刻ｔ、における同期信号りの反転
時を真の同期信号の位置としてして検出することができ
、その他の期間はマスキングされるので雑音の影響を除
去する様になっている。

〔発明が解決しようとする課題〕

しかしながら、このような従来の同期信号発生回路にあ
っては、カウンタが複数の内部ビット・データを反転さ
せつつ係数動作を行うことからこの反転時点でハザード
を生じ、このノ＼ザードが帰還回路を介して信号ＮＳに
重畳し更にＥＸ−ＯＲ回路においてクロック信号にも重
畳するのでカウンタが誤った係数動作をし、所望のマス
キング効果を得ることができない問題があった。

〔課題を解決するための手段〕

本発明はこのような課題に鑑みて成されたものであり、
回路内部に発生するハザードの影響を除去して精度の良
いマスキング特性を得ることができる電子スチルカメラ
の同期信号発生回路を提供することを目的とする。

この目的を達成するために本発明は、電子スチルカメラ
の記録媒体より磁気的に検出された同期信号の所定期間
を除く他の期間をマスキングするマスキング回路を有す
る電子スチルカメラの同期信号発生装置において、前記
マスキング回路は、所定のマスキング期間に相当する数
のクロック信号を係数し、該マスキング期間に相当する
クロック信号の係数動作を完了したことを示す信号を発
生するカウンタと、該係数動作を完了したことを示す信
号をラッチし次のクロック信号周期でラッチした信号を
出力する第１の回路と、前記同期信号の変化に同期して
予め設定されている所定値をラッチすると共に、該第１
の回路より出力される上記信号が所定の論理値レベルの
ときにリセットする第２の回路とを具備し、該第２の回
路よりの出力信号を上記カウンタ及び第２の回路のリセ
ット入力端子に供給すると共に、該出力信号を新たな同
期信号とした。

〔作用〕

このようなマスキング回路を有する本発明にあっては、
上記第１の回路によってカウンタ内部に発生するハザー
ドを抑止し、この抑止された信号をカウンタのリセット
入力端子側へ帰還することでマスキングのための期間を
設定するので、／’％ザードによる誤動作を除去するこ
とができる。

〔実施例〕

以下、本発明の一実施例を図面と共に説明する。第１図
は雑音をマスキングして正規の同期信号の位置を検出す
る同期信号発生装置の構成を示す回路図であり、特に磁
気記録媒体より検出された雑音成分を多く含む生の同期
信号が供給される初段部分の回路を示す。同図において
、１０は２５１クロツクの係数動作を行う８ビツト・バ
イナリ−・カウンタであり、クロック信号入力端子に約
６３．５μｓの周期のクロック信号ＣＫが供給される。

１１はカウンタ１０の各ビット出力を論理積演算するＡ
ＮＤ回路であり、演算結果としての信号Ｆ２５Ｉ　を発
生する。

１２．１３は共にＤ型のフリップフロップであり、フリ
ップフロップ１２のデータ入力端子Ｄ２に信号Ｆ２Ｓ＋
が印加され、クロック信号入力端子ＣＬＫ２にクロック
信号ＣＫが供給され、更にリセット端子Ｒ３２にはフリ
ップフロップ１３の出力端子Ｑ＋　より出力される出力
信号ＰＧが印加される。フリップフロップ１３のクロッ
ク信号入力端子ＣＬＫＩには電子スチルカメラの磁気記
録媒体より検出された生の同期信号りが印加され、デー
タ入力端子Ｄ１　は電源Ｖｌｌｆｌに接続され、更にリ
セット端子Ｒ５ＩはＮＯＲ回路１４の出力ＣＬＲが印加
され、ＮＯＲ回路１４０２入力端子にはフリップフロッ
プ１２の出力端子Ｑ２よりの信号Ｆ２，２とリセット信
号Ｒ３Ｔが供給される。

次にかかる回路の作動を説明する。カウンタ１０は出力
信号ＰＧが“Ｈ”レベルになるとクロック信号ＣＫに同
期して係数動作を行い、２５１クロツクの係数動作を完
了するとＡＮＤ回路１１が“Ｈ″レベル信号Ｆ２，１を
出力する。

フリップフロップ１２は出力信号ＰＧが“Ｈ″レベルと
きに“Ｈ”レベルの信号Ｆ２５Ｉをクロック信号ＣＫに
同期してラッチする。リセット信号Ｒ３Ｔは通常“Ｌ″
レベルあり、信号Ｆ２５２が“Ｈ”レベルとなるとＮＯ
Ｒ回路１４のクリア信号ＣＬＲが“Ｌ”レベルとなる。

フリップフロップ１３はクリア信号ＣＬＲが“Ｌ”レベ
ルとなると内部状態をリセットして“Ｌ”レベルの出力
信号ＰＧを発生する。

次に、第２図に基づいて具体的な動作を説明する。

時刻１．−１５において同期信号りが“Ｌ”レベルにな
るとする。フリップ・フロップ１３は電源ＶＤＤの電圧
を同期信号りの変化に従ってラッチするので、クリア信
号ＣＬＲが“Ｈ”レベルのときは出力信号ＰＧが常に“
Ｈ”レベルとなる。従って、同期信号りが時刻ｔ１にお
いて“Ｌ”レベルに反転しても出力信号ＰＧは“Ｈ”レ
ベルのままとなる。又、出力信号ＰＧが“Ｈ”レベルと
なるため、カウンタ１０はクロック信号ＣＫの係数動作
を継続する。

次に、このように同期信号りが“Ｌ”レベルの状態にお
ける成る時刻ｔ２でカウンタ１０が２５１クロツクの係
数を完了したとすると信号Ｆ２６．が“Ｈ”レベルに反
転し、フリップフロップ１２が時刻ｔ３において次の２
５２番目のクロック信号ＣＫに同期して信号Ｆ２５ｌ　
をラッチし、信号Ｆ２５２が“Ｈ”レベルに反転する。

このように、信号Ｆ２Ｓ□が“Ｈ”レベルに反転すると
、クリア信号ＣＬＲが“Ｌ”レベルに反転し、このクリ
ア信号ＣＬＲによってフリップフロップ１３がリセット
されるので出力信号ＰＧも“Ｌ”レベルに反転し、更に
カウンタ１０の内部もリセットされ、信号Ｆ２５、は短
期間（期間ｔ３〜１＜）の間に“Ｌ”レベルに反転する
。そして、時刻ｔ、で信号Ｆ２５２が“Ｌ”レベルに反
転し、同時にクリア信号ＣＬＲが“Ｈ”レベルに反転す
る。

そして、フリップフロップ１３は再びラッチ動作が可能
な状態となる。

次に、同期信号りが時刻１ｓにおいて“Ｌ″レベルら“
Ｈ”レベルに反転すると、この立上がりエツジに同期し
てフリップフロップ１３が電源Ｖ。０の電圧をラッチし
、出力信号ＰＧが“Ｈ”レベルとなり、この結果、生の
同期信号りの後縁の立ち上がり位置を示す出力信号ＰＧ
が形成される。

そして、出力信号ＰＧが“Ｈ”レベルとなったことによ
り、再びカウンタ１０がクロック信号ＣＫの係数動作を
開始する（時刻ｔ５以後）。

次に、同図中の時刻ｔ６に示すように、同期信号りが“
Ｈ″レベル間にカウンタ１０が２５１クロツクの係数動
作を完了した場合であっても、時刻ｔ２と同様の動作が
行われてクリア信号ＣＬＲと信号Ｆ２５１．　Ｆ２５２
が変化し、更に時刻ｔ７　に示すように出力信号ＰＧが
“Ｌ”レベルに反転する。そしてこの出力信号ＰＧが“
Ｌ”レベルの期間においてカウンタ１０が係数動作を停
止し、同期信号りが時刻ｔ、に示すように“Ｈ″レベル
反転するのに同期して出力信号ＰＧが“Ｈ”レベルに反
転する。

そして、以後も時刻ｔ、までの動作または時刻ｔ５〜ｔ
、に示したのと同様な動作を繰り返すことで、生の同期
信号りの後縁の立ち上がり位置を示す出力信号ＰＧを新
たな同期信号として出力する。

ここで、カウンタ１０が２５１クロツクの係数動作を行
う間に内部にハザードを発生し、信号Ｆ２Ｓ□に該ハザ
ードによる雑音が重畳するが、フリップフロップ１２に
よって除去されるために信号Ｆ２，２には雑音が重畳し
ない。この結果、フリップフロップ１３は２５１クロツ
タの係数動作が完了した時点で確実に出力信号ＰＧが“
Ｌ″レベル反転し、更に同期信号りが“Ｈ”レベルに反
転した時点で出力信号ＰＧが“Ｈ”レベルとなることで
、同期信号の位置を検出することができ、該期間（第２
図の時刻ｔ３〜ｔ５とｔ７〜ｔｓ）とを除く期間はマス
キングされて、雑音の除去が完全に成される。

このように、この実施例によればマスキングの期間を設
定するカウンタ１０の出力信号をフリップフロップ１２
を介して出力することでカウンタ１０の内部に発生する
ハザードを抑止し、この雑音の抑止された信号をリセッ
ト入力端子に印加され且つ生の同期信号りをクロック入
力端子にされ更にデータ入力端子に所定電圧が印加され
るフリップフロップ１３の出力信号ＰＧをカウンタ１０
のリセット入力端子に帰還させ、この帰還された出力信
号ＰＧのタイミングによってカウンタ１０によるマスキ
ング期間の設定を行うようにしているので、同期信号り
の後縁の立ち上がりの極めて近傍の期間を除いてマスキ
ングすると共に、ハザードを除去することにより精度の
良いマスキング特性を得ることが出来る。

〔発明の効果〕

以上説明したように本発明によれば、マスキングの期間
を設定するカウンタの出力信号を第１の回路を介して出
力することでカウンタの内部に発生するハザードを抑止
し、この雑音の抑止された信号をリセット入力端子に印
加され且つ生の同期信号りをクロック入力端子にされ更
にデータ入力端子に所定電圧が印加される第２の回路の
出力信号ＰＧをカウンタのリセット入力端子に帰還させ
、この帰還された出力信号のタイミングによってカウン
タによるマスキング期間の設定を行うようにしているの
で、同期信号の後縁の立ち上がりの極めて近傍の期間を
除いてマスキングすると共に、ハザードを除去すること
により精度の良いマスキング特性を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
図の実施例の作動を説明するためのタイミングチャート
、第３図は従来の同期信号発生回路を示す回路図、第４
図は第３図の回路の作動を説明するためのタイミングチ
ャートである。 １０：カウンタ １１　：　ＡＮＤ回路 １２．１３：Ｄ型フリップフロップ １４：ＮＯＲ回路 （ばか３名）

Claims (1)

1. 【特許請求の範囲】 電子スチルカメラの記録媒体より磁気的に検出された同
   期信号の所定期間を除く他の期間をマスキングするマス
   キング回路を有する電子スチルカメラの同期信号発生装
   置において、 前記マスキング回路は、所定のマスキング期間に相当す
   る数のクロック信号を係数し、該マスキング期間に相当
   するクロック信号の係数動作を完了したことを示す信号
   を発生するカウンタと、 該係数動作を完了したことを示す信号をラッチし次のク
   ロック信号周期でラッチした信号を出力する第１の回路
   と、 前記同期信号の変化に同期して予め設定されている所定
   値をラッチすると共に、該第１の回路より出力される上
   記信号が所定の論理値レベルのときにリセットする第２
   の回路とを具備し、該第２の回路よりの出力信号を上記
   カウンタ及び第２の回路のリセット入力端子に供給する
   と共に、該出力信号を新たな同期信号とすることを特徴
   とする電子スチルカメラの同期信号発生回路。