JPH0270177A - ディジタルγ補正回路 - Google Patents
ディジタルγ補正回路Info
- Publication number
- JPH0270177A JPH0270177A JP63222933A JP22293388A JPH0270177A JP H0270177 A JPH0270177 A JP H0270177A JP 63222933 A JP63222933 A JP 63222933A JP 22293388 A JP22293388 A JP 22293388A JP H0270177 A JPH0270177 A JP H0270177A
- Authority
- JP
- Japan
- Prior art keywords
- data
- correction
- memory
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
へ〇産業上の利用分野
本発明は、映像信号のγ補正をディジタル信号処理で行
うディジタルγ補正回路に関し、例えばディジタルビデ
オカメラ装置の撮像信号処理回路等に適用されるもので
ある。
うディジタルγ補正回路に関し、例えばディジタルビデ
オカメラ装置の撮像信号処理回路等に適用されるもので
ある。
Ｂ１発明のイ既要
本発明は、映像信号のγ補正をディジタル信号処理で行
うディジタルγ補正回路において、入力データに応して
メモリから読み出されるγ補正データにデータ出力手段
の出力データを加算してＴ補正法データを形成するよう
にしたことにより、上記メモリから読み出されるデータ
のデータ長よりも大きなＴ補正法データを扱えるように
したものである。
うディジタルγ補正回路において、入力データに応して
メモリから読み出されるγ補正データにデータ出力手段
の出力データを加算してＴ補正法データを形成するよう
にしたことにより、上記メモリから読み出されるデータ
のデータ長よりも大きなＴ補正法データを扱えるように
したものである。
Ｃ３従来の技術
従来、入力映像信号に所定のγ補正を施して出力するγ
補正回路が、例えばビデオカメラ装置の撮像信号処理回
路等に用いられている。
補正回路が、例えばビデオカメラ装置の撮像信号処理回
路等に用いられている。
また、近年のディジクルビデオカメラ装置の開発にとも
なって、上記γ補正をディジタル信号処理で行うディジ
クルγ補正回路も実用化されている。このディジタルγ
補正回路は、メモリにＴ特性に応したＴ補正法データの
データテーブルが形成されており、入力映像信号のレベ
ルを示す入力データを上記メモリの読出アドレスデータ
とすることにより上記γ補正法データにデータ変換する
ようになっている。
なって、上記γ補正をディジタル信号処理で行うディジ
クルγ補正回路も実用化されている。このディジタルγ
補正回路は、メモリにＴ特性に応したＴ補正法データの
データテーブルが形成されており、入力映像信号のレベ
ルを示す入力データを上記メモリの読出アドレスデータ
とすることにより上記γ補正法データにデータ変換する
ようになっている。
ところで、−Ｓにメモリは、君売み出されるデータのデ
ータ長が１バイトすなわち８ビツトとしたものが広く用
いられている。しかし、このようなメモリを単独で用い
たディジタルγ補正回路は、上記メモリから読み出すγ
補正法データのデータ長が８ビツトまでのものしか扱う
ことができないので、充分な分解能を得られず画像のＳ
／Ｎも良好とはいえないという欠点があった。
ータ長が１バイトすなわち８ビツトとしたものが広く用
いられている。しかし、このようなメモリを単独で用い
たディジタルγ補正回路は、上記メモリから読み出すγ
補正法データのデータ長が８ビツトまでのものしか扱う
ことができないので、充分な分解能を得られず画像のＳ
／Ｎも良好とはいえないという欠点があった。
また、上記欠点を克服するためにデータ長が１０ビツト
あるいはそれ以上のＴ補正法データを扱えるようにした
ディジタルγ補正回路としては、例えば第３図に示すよ
うなものが知られている。
あるいはそれ以上のＴ補正法データを扱えるようにした
ディジタルγ補正回路としては、例えば第３図に示すよ
うなものが知られている。
すなわち、このディジタルγ補正回路は、入出力端子間
にメモリブロック００）が接続されてなり、上記メモリ
ブロック００）に上位ピント用メモリ（１１）と下位ビ
ット用メモリＱ２１１とを備えている。上記メモリブロ
ック００）を構成する各メモリ（１１）、θ２）には、
入力映像信号のレベルを示す例えば１０ビツトの入力デ
ータＤ１１＋に対応するアドレスに１０ビ・ントのＴ補
正済データＤ。、が書き込まれたデータテーブルが、上
位８ビット分と下位２ピント分とに分割されて形成され
ている。そして、このディジタルγ補正回路では、上記
入力端子から供給される入力データＤＩＮを読出アドレ
スデータとして上記各メモリ（印、０２）からそれぞれ
γ補正済データＤ。、□が読み出され１０ビツトのデー
タに合成されて上記出力端子から出力されるようになっ
ている。
にメモリブロック００）が接続されてなり、上記メモリ
ブロック００）に上位ピント用メモリ（１１）と下位ビ
ット用メモリＱ２１１とを備えている。上記メモリブロ
ック００）を構成する各メモリ（１１）、θ２）には、
入力映像信号のレベルを示す例えば１０ビツトの入力デ
ータＤ１１＋に対応するアドレスに１０ビ・ントのＴ補
正済データＤ。、が書き込まれたデータテーブルが、上
位８ビット分と下位２ピント分とに分割されて形成され
ている。そして、このディジタルγ補正回路では、上記
入力端子から供給される入力データＤＩＮを読出アドレ
スデータとして上記各メモリ（印、０２）からそれぞれ
γ補正済データＤ。、□が読み出され１０ビツトのデー
タに合成されて上記出力端子から出力されるようになっ
ている。
Ｄ１発明が解決しようとする課題
ところで、従来のディジタルγ補正回路では、上述のよ
うにメモリを単独で用いたのでは、上記メモリから読み
出すγ補正法データのデータ長が８ビツトまでのものし
か扱うことができないので、充分な分解能を得られず画
像のＳ／Ｎも良好とはいえないという欠点があった。
うにメモリを単独で用いたのでは、上記メモリから読み
出すγ補正法データのデータ長が８ビツトまでのものし
か扱うことができないので、充分な分解能を得られず画
像のＳ／Ｎも良好とはいえないという欠点があった。
また、上記欠点を克服するためにデータ長が１０ビツト
あるいはそれ以上のＴ補正法データを扱えるようにした
従来のディジタルγ補正回路は、上述のように複数のメ
モリ（Ｉ＋）、 ０２）が必要であった。
あるいはそれ以上のＴ補正法データを扱えるようにした
従来のディジタルγ補正回路は、上述のように複数のメ
モリ（Ｉ＋）、 ０２）が必要であった。
しかし、このディジタルγ補正回路は、上記メモリブロ
ック００）を複数のメモリＣ１１）、 Ｏ’ｌ）を用い
て構成していたので、実装面積が大きくなるとともに、
配線が複雑で、消費電力が大きく、高価になってしまう
という欠点があった。
ック００）を複数のメモリＣ１１）、 Ｏ’ｌ）を用い
て構成していたので、実装面積が大きくなるとともに、
配線が複雑で、消費電力が大きく、高価になってしまう
という欠点があった。
そこで、本発明は、上述の如き実情に鑑みて提案された
ものであり、上記メモリから読み出されるデータのデー
タ長よりも大きなγ補正法データを扱えるようにして分
解能が高く画像のＳ／Ｎの良いγ補正を実現できるよう
にするとともに、メモリを単独で用いることができるよ
うにして実装面積の縮小や配線の単純化、消費電力の低
減、低価格化等を容易に実現可能な新規な構成のディジ
タルγ補正回路を提供することを目的とする。
ものであり、上記メモリから読み出されるデータのデー
タ長よりも大きなγ補正法データを扱えるようにして分
解能が高く画像のＳ／Ｎの良いγ補正を実現できるよう
にするとともに、メモリを単独で用いることができるよ
うにして実装面積の縮小や配線の単純化、消費電力の低
減、低価格化等を容易に実現可能な新規な構成のディジ
タルγ補正回路を提供することを目的とする。
Ｅ９課題を解決するための手段
本発明に係るディジタルγ補正回路は、上述の目的を達
成するために、入力映像信号のレベルを示す入力データ
がγ補正データの読出アドレスデータとして供給される
メモリと、上記入力データと所定の基準データとを比較
する比較手段と、上記比較手段の出力に応じて、上記入
力データが上記基準データよりも小さいときには上記入
力データを出力データとし、上記入力データが上記基準
データよりも大きいときには上記基準データを出力デー
タとするデータ出力手段と、上記メモリからのγ補正デ
ータと上記データ出力手段からの出力データとを加算し
てγ補正法データを形成して出力する加算手段とをＯｊ
：Ｊえ、上記メモリには上記入力データに応じた上記γ
補正法データと上記データ出力手段からの出力データと
の差の値を有するγ補正データのデータテーブルが形成
されてなる。
成するために、入力映像信号のレベルを示す入力データ
がγ補正データの読出アドレスデータとして供給される
メモリと、上記入力データと所定の基準データとを比較
する比較手段と、上記比較手段の出力に応じて、上記入
力データが上記基準データよりも小さいときには上記入
力データを出力データとし、上記入力データが上記基準
データよりも大きいときには上記基準データを出力デー
タとするデータ出力手段と、上記メモリからのγ補正デ
ータと上記データ出力手段からの出力データとを加算し
てγ補正法データを形成して出力する加算手段とをＯｊ
：Ｊえ、上記メモリには上記入力データに応じた上記γ
補正法データと上記データ出力手段からの出力データと
の差の値を有するγ補正データのデータテーブルが形成
されてなる。
Ｆ１作用
本発明に係るディジタルγ補正回路では、入力映像信号
のレベルを示す入力データが供給されると、上記メモリ
から上記入力データに応したγ補正データが読み出され
出力されるとともに、基準データに対する上記入力デー
タの大きさの大小に応じた比較手段の制御によりデータ
出力手段から出力データとして上記基準データあるいは
上記入力データが出力され、これらγ補正データとデー
タ出力手段の出力データとが加算されてＴ補正法データ
が形成される。上記メモリには、γ補正法データよりも
データ長の短いγ補正データのデータテーブルが形成さ
れる。
のレベルを示す入力データが供給されると、上記メモリ
から上記入力データに応したγ補正データが読み出され
出力されるとともに、基準データに対する上記入力デー
タの大きさの大小に応じた比較手段の制御によりデータ
出力手段から出力データとして上記基準データあるいは
上記入力データが出力され、これらγ補正データとデー
タ出力手段の出力データとが加算されてＴ補正法データ
が形成される。上記メモリには、γ補正法データよりも
データ長の短いγ補正データのデータテーブルが形成さ
れる。
Ｇ、実施例
以下、本発明を適用した実施例について図面を参照しな
がら詳細に説明する。
がら詳細に説明する。
第１図は、本実施例のディジタルγ補正回路（１）の構
成を示している。
成を示している。
この第１図において、上記ディジタルγ補正回路（１）
は、メモリ（２）、比較手段として用いられる比較回路
（３）、データ出力手段として用いられる切換回路（４
）および加算手段として用いられる加算回路（５）とか
らなっている。
は、メモリ（２）、比較手段として用いられる比較回路
（３）、データ出力手段として用いられる切換回路（４
）および加算手段として用いられる加算回路（５）とか
らなっている。
入力端子（ＩＮ）には、入力映像信号のレベルを示す１
０ビツトの入力データＤＩＮが供給される。この入力デ
ータＤＩＮは、上記メモリ（２）、上記比較回路（３）
および上記切換回路（４）にそれぞれ供給されるように
なっている。また、入力端子（ＲＥＦ）には、所定の値
（例えば１００％レベルに対応する値）を有する基準デ
ータＤ ｒａｔが供給される。この基準データＤ ｒｅ
ｆは、上記比較回路（３）および上記切換回路（４）に
それぞれ供給されるようになっている。
０ビツトの入力データＤＩＮが供給される。この入力デ
ータＤＩＮは、上記メモリ（２）、上記比較回路（３）
および上記切換回路（４）にそれぞれ供給されるように
なっている。また、入力端子（ＲＥＦ）には、所定の値
（例えば１００％レベルに対応する値）を有する基準デ
ータＤ ｒａｔが供給される。この基準データＤ ｒｅ
ｆは、上記比較回路（３）および上記切換回路（４）に
それぞれ供給されるようになっている。
さらにまた、上記比較回路（３）の出力端は、上記切換
回路（４）に接続されている。上記メモリ（２）の出力
端と上記切換回路（４）の出力端とは、上記加算回路（
５）を介して出力端子（ＯＩＩＴ）に接続されている。
回路（４）に接続されている。上記メモリ（２）の出力
端と上記切換回路（４）の出力端とは、上記加算回路（
５）を介して出力端子（ＯＩＩＴ）に接続されている。
このような構成の本実施例の動作を第２図を参照しつつ
説明する。なお、この第２図では、横軸に上記入力端子
（ＩＮ）に供給される入力データＤＩＮの値を示し、縦
軸にそれに対応して上記出力端子（ＯＵＴ）から出力さ
れるＴ補正済データＤ。、Ｔの値を示している。
説明する。なお、この第２図では、横軸に上記入力端子
（ＩＮ）に供給される入力データＤＩＮの値を示し、縦
軸にそれに対応して上記出力端子（ＯＵＴ）から出力さ
れるＴ補正済データＤ。、Ｔの値を示している。
先ず、上記比較回路（３）は、上記入力端子（ＩＮ）か
ら供給される入力データＤＩ８と上記入力端子（ＲＥＦ
）から供給される基準データＤ ｒｏｔ とを比較して
、そのデータの大小に応じて上記切換回路（４）を次の
ように制御する。
ら供給される入力データＤＩ８と上記入力端子（ＲＥＦ
）から供給される基準データＤ ｒｏｔ とを比較して
、そのデータの大小に応じて上記切換回路（４）を次の
ように制御する。
すなわち、上記比較回路（３）は、上記入力データＤＩ
Ｎとして入力映像信号の０レベルを示すデータＤｏから
上記基準データＤｒ、ｆまでのデータが供給されている
ときには、上記入力データＤＩＮが上記基準データＤ
ｒａｆよりも小さいことを示す比較データＤ２を上記切
換回路（４）に供給する。これにより、上記切換回路（
４）は、第２図中に直線Ａにて示すように、上記入力端
子（ＩＮ）からの入力データＤＩＲを出力データＤ、と
して出力する。
Ｎとして入力映像信号の０レベルを示すデータＤｏから
上記基準データＤｒ、ｆまでのデータが供給されている
ときには、上記入力データＤＩＮが上記基準データＤ
ｒａｆよりも小さいことを示す比較データＤ２を上記切
換回路（４）に供給する。これにより、上記切換回路（
４）は、第２図中に直線Ａにて示すように、上記入力端
子（ＩＮ）からの入力データＤＩＲを出力データＤ、と
して出力する。
また、上記比較回路（３）は、上記入力データＤＩＮと
して上記基準データＤ１゜、より大きいデータが供給さ
れているときには、上記入力データＤＩＮが上記基準デ
ータＤ ｒｌｌＦよりも大きいことを示す比較データＤ
２を上記切換回路（４）に供給する。これにより、上記
切換回路（４）は、第２図中に直線Ｂにて示すように、
上記入力端子（ＲＥＦ）からの基準データＤ ｒｓｆを
出力データＤ、として出力する。
して上記基準データＤ１゜、より大きいデータが供給さ
れているときには、上記入力データＤＩＮが上記基準デ
ータＤ ｒｌｌＦよりも大きいことを示す比較データＤ
２を上記切換回路（４）に供給する。これにより、上記
切換回路（４）は、第２図中に直線Ｂにて示すように、
上記入力端子（ＲＥＦ）からの基準データＤ ｒｓｆを
出力データＤ、として出力する。
次に、上記メモリ（３）には、上記入力データＤＩＮに
対応するアドレスに、第２図中に斜線で示すように、上
記γ補正法データＤ。ＬＩＴと上記切換回路（４）から
の出力データＤ３との差の値を有するＴ補正データＤ、
が書き込まれたデータテーブルが形成されている。
対応するアドレスに、第２図中に斜線で示すように、上
記γ補正法データＤ。ＬＩＴと上記切換回路（４）から
の出力データＤ３との差の値を有するＴ補正データＤ、
が書き込まれたデータテーブルが形成されている。
すなわち、このメモリ（２）には、上記データＤ０から
上記基準データＤｒ、ｆまでの入力データＤ８、の対応
するアドレスに、例えば第２図中に示す入カデータＤＡ
に対するγ補正データＤ、のように、上記Ｔ補正法デー
タＤ。ｕｙと上記出力データＤ。
上記基準データＤｒ、ｆまでの入力データＤ８、の対応
するアドレスに、例えば第２図中に示す入カデータＤＡ
に対するγ補正データＤ、のように、上記Ｔ補正法デー
タＤ。ｕｙと上記出力データＤ。
すなわち上記入力データＤＩＮとの差の値を有するＴ補
正データＤ１が書き込まれている。
正データＤ１が書き込まれている。
また、このメモリ（２）には、上記基準データＤ ｒ、
ｔより大きい入力データＤＩＮに対応するアドレスに、
例えば第２図中に示す入力データＤ！ｌに対するＴ補正
データＤ、のように、上記Ｔ補正法データＤ。ＬＩＴと
上記出力データＤ３すなわち上記％ ’＜％データＤ
１ ＠ ｆとの差の値を有するＴ補正データＤ、が書き
込まれている。
ｔより大きい入力データＤＩＮに対応するアドレスに、
例えば第２図中に示す入力データＤ！ｌに対するＴ補正
データＤ、のように、上記Ｔ補正法データＤ。ＬＩＴと
上記出力データＤ３すなわち上記％ ’＜％データＤ
１ ＠ ｆとの差の値を有するＴ補正データＤ、が書き
込まれている。
また、この実施例では、上記メモリ（２）の所定の入力
データＤｃより大きい入力データＤＩＨに対応するアド
レスに、第２図中にＤＣにて示すように、所定の白レベ
ルＤ ｗｃＬ と上記基準データＤ ｒｅｆとの差の値
を有する一定のＴ補正データＤ１が書き込まれている。
データＤｃより大きい入力データＤＩＨに対応するアド
レスに、第２図中にＤＣにて示すように、所定の白レベ
ルＤ ｗｃＬ と上記基準データＤ ｒｅｆとの差の値
を有する一定のＴ補正データＤ１が書き込まれている。
これにより、本実施例では、上記入力端子（ＩＮ）に上
記所定の入力データＤＣより大きい入力データＤＩＮが
供給されると、上記Ｔ補正ｌ斉データＤ。０．がすべて
上記白レベルＤ ｗｃｔ となり、いわゆるホワイトク
リップがなされる。
記所定の入力データＤＣより大きい入力データＤＩＮが
供給されると、上記Ｔ補正ｌ斉データＤ。０．がすべて
上記白レベルＤ ｗｃｔ となり、いわゆるホワイトク
リップがなされる。
これらメモリ（２）に書き込まれたＴ補正データＤは、
上記基準データＤ ｒｅｌを適切に設定することにより
、１ワードのデータ長が１バイトすなゎら８ビ、トを超
えないようになっている。したがって、上記メモリ（２
）は、１ワードのデータ長が８ビツトの一般的なもの１
個で構成することができる。
上記基準データＤ ｒｅｌを適切に設定することにより
、１ワードのデータ長が１バイトすなゎら８ビ、トを超
えないようになっている。したがって、上記メモリ（２
）は、１ワードのデータ長が８ビツトの一般的なもの１
個で構成することができる。
上記メモリ（２）から読み出されたＴ補正データＤは、
上記加算回路（５）にて上記切換回路（４）の出力デー
タＤ３と加算されてＴ補正済データＤ。、Ｔとなり、上
記出力端子（ＯＵＴ）から出力されるようになっている
。
上記加算回路（５）にて上記切換回路（４）の出力デー
タＤ３と加算されてＴ補正済データＤ。、Ｔとなり、上
記出力端子（ＯＵＴ）から出力されるようになっている
。
このように、本実施例のディジタルγ補正回路（１）で
は、上記メモリ（２）からのγ補正データＤ、と上記切
換回路（４）の出力データＤ３とを加算して上記γ補正
法データＤ。、Ｔを形成するようにしたことによって、
上記メモリ（２）のデータテーブルから読み出されるγ
補正データＤ１のデータ長（８ビツト）よりもデータ長
が大きな上記γ補正法データＤ。Ｕｒ （１０ビツト）
を扱うことができる。したがって、１記ディジタルγ補
正回路（１）は、メモリから読み出されるデータのデー
タ長までのγ補正済データＤ。ｕｒ シか扱えない従来
のディジタルγ補正回路と比較して、分解能が高く画像
のＳ／Ｎの良いγ補正を実現できる。
は、上記メモリ（２）からのγ補正データＤ、と上記切
換回路（４）の出力データＤ３とを加算して上記γ補正
法データＤ。、Ｔを形成するようにしたことによって、
上記メモリ（２）のデータテーブルから読み出されるγ
補正データＤ１のデータ長（８ビツト）よりもデータ長
が大きな上記γ補正法データＤ。Ｕｒ （１０ビツト）
を扱うことができる。したがって、１記ディジタルγ補
正回路（１）は、メモリから読み出されるデータのデー
タ長までのγ補正済データＤ。ｕｒ シか扱えない従来
のディジタルγ補正回路と比較して、分解能が高く画像
のＳ／Ｎの良いγ補正を実現できる。
その上、本実施例のディジタルγ補正回路（１）では、
上記メモリ（２）を１ワードのデータ長が８ビツトの一
般的なもの１個で構成することができる。
上記メモリ（２）を１ワードのデータ長が８ビツトの一
般的なもの１個で構成することができる。
したがって、上記ディジタルγ補正回路（１）では、複
数のメモリを用いて構成された従来のディジタルγ補正
回路と比較して、実装面積を小さくすることができると
ともに、配線を単純にでき、その上、消費電力の低減や
低価格化等を実現することもできる。
数のメモリを用いて構成された従来のディジタルγ補正
回路と比較して、実装面積を小さくすることができると
ともに、配線を単純にでき、その上、消費電力の低減や
低価格化等を実現することもできる。
なお、本発明を適用したディジタルγ補正回路の上記Ｔ
補正法データＤ。ＩＩＴの変化の割合等は、上記第２図
に示されたちの以外のものであっても良いことは無論で
ある。また、本発明に係るディジタルＴｌ１１ｉ正回路
では、上記γ補正法データＤ ０Ｌｌｆの変化の割合等
は、上記メモリ（２）のデータチーフルに書き込まれた
Ｔ補正データＤ１を変更することにより、容易かつ任意
に変更することができる。
補正法データＤ。ＩＩＴの変化の割合等は、上記第２図
に示されたちの以外のものであっても良いことは無論で
ある。また、本発明に係るディジタルＴｌ１１ｉ正回路
では、上記γ補正法データＤ ０Ｌｌｆの変化の割合等
は、上記メモリ（２）のデータチーフルに書き込まれた
Ｔ補正データＤ１を変更することにより、容易かつ任意
に変更することができる。
Ｈ６発明の効果
本発明に係るディジタルγ補正回路では、入力映像信号
のレベルを示す入力データが供給されると、メモリから
上記入力データに応じたγ補正ブタが出力されるととも
に、基準データに対する上記入力データの大きさの大小
に応した比較手段の制御によりデータ出力手段から出力
データとして上記基準データあるいは上記入力データが
出力され、これらγ補正データと出力手段の出力データ
とが加算されてｒ補正法データが形成される。
のレベルを示す入力データが供給されると、メモリから
上記入力データに応じたγ補正ブタが出力されるととも
に、基準データに対する上記入力データの大きさの大小
に応した比較手段の制御によりデータ出力手段から出力
データとして上記基準データあるいは上記入力データが
出力され、これらγ補正データと出力手段の出力データ
とが加算されてｒ補正法データが形成される。
したがって、本発明に係るディジタルγ補正回路では、
上記メモリのデータテーブルから読み出されるデータの
データ長よりも大きなｒ補正法データを扱うことができ
、る。よって、上８己ディジタルγ補正回路は、メモリ
から読み出されるデータのデータ長までのＴ補正法デー
タしか扱えない従来のディジクルγ補正回路と比較して
、分解能が高く画像のＳ ／ Ｎの良いγ補正を実現で
きる。
上記メモリのデータテーブルから読み出されるデータの
データ長よりも大きなｒ補正法データを扱うことができ
、る。よって、上８己ディジタルγ補正回路は、メモリ
から読み出されるデータのデータ長までのＴ補正法デー
タしか扱えない従来のディジクルγ補正回路と比較して
、分解能が高く画像のＳ ／ Ｎの良いγ補正を実現で
きる。
その上、本発明に係るディジクルγ補正回路では、上記
メモリを１個で構成することができる。
メモリを１個で構成することができる。
したがって、」１記ディジタルＴ補正回路では、複数の
メモリを用いて構成された従来のディジクルγ補正回路
と比較して、実装面積を小さくすることができるととも
に、配線を単純にでき、その上、消費電力の低減や低価
格化等を実現することもできる。
メモリを用いて構成された従来のディジクルγ補正回路
と比較して、実装面積を小さくすることができるととも
に、配線を単純にでき、その上、消費電力の低減や低価
格化等を実現することもできる。
■・・・ディジタルγ補正回路
２・・・メモリ
３・・・比較回路
４・・・データ出力手段として用いられる切換回路
５・・・加算回路
Claims (1)
- 【特許請求の範囲】 入力映像信号のレベルを示す入力データがγ補正データ
の読出アドレスデータとして供給されるメモリと、 上記入力データと所定の基準データとを比較する比較手
段と、 上記比較手段の出力に応じて、上記入力データが上記基
準データよりも小さいときには上記入力データを出力デ
ータとし、上記入力データが上記基準データよりも大き
いときには上記基準データを出力データとするデータ出
力手段と、 上記メモリからのγ補正データと上記データ出力手段か
らの出力データとを加算してγ補正済データを形成して
出力する加算手段とを備え、上記メモリには上記入力デ
ータに応じた上記γ補正済データと上記データ出力手段
からの出力データとの差の値を有するγ補正データのデ
ータテーブルが形成されてなるディジタルγ補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63222933A JP2754589B2 (ja) | 1988-09-06 | 1988-09-06 | ディジタルγ補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63222933A JP2754589B2 (ja) | 1988-09-06 | 1988-09-06 | ディジタルγ補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0270177A true JPH0270177A (ja) | 1990-03-09 |
| JP2754589B2 JP2754589B2 (ja) | 1998-05-20 |
Family
ID=16790145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63222933A Expired - Fee Related JP2754589B2 (ja) | 1988-09-06 | 1988-09-06 | ディジタルγ補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2754589B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04172066A (ja) * | 1990-11-06 | 1992-06-19 | Hitachi Ltd | ビデオカメラ |
| JPH04319871A (ja) * | 1991-04-18 | 1992-11-10 | Fuji Photo Film Co Ltd | ガンマ補正装置およびガンマ補正方法 |
| US5710594A (en) * | 1994-08-06 | 1998-01-20 | Samsung Electronics Co., Ltd. | Digital gamma correction method and apparatus |
-
1988
- 1988-09-06 JP JP63222933A patent/JP2754589B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04172066A (ja) * | 1990-11-06 | 1992-06-19 | Hitachi Ltd | ビデオカメラ |
| JPH04319871A (ja) * | 1991-04-18 | 1992-11-10 | Fuji Photo Film Co Ltd | ガンマ補正装置およびガンマ補正方法 |
| US5710594A (en) * | 1994-08-06 | 1998-01-20 | Samsung Electronics Co., Ltd. | Digital gamma correction method and apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2754589B2 (ja) | 1998-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7587524B2 (en) | Camera interface and method using DMA unit to flip or rotate a digital image | |
| US6828982B2 (en) | Apparatus and method for converting of pixels from YUV format to RGB format using color look-up tables | |
| JPH0270177A (ja) | ディジタルγ補正回路 | |
| CA2092663A1 (en) | Video control circuit for multimedia applications | |
| US6456292B1 (en) | Methods and devices to create highlight effects in multimedia data | |
| KR100212156B1 (ko) | 영상처리 시스템의 비디오 램 | |
| WO2007075000A1 (en) | Imaging device and method for transferring image signal | |
| JPH08234931A (ja) | Ｐｃｍｃｉａをビデオインタ−フェ−スとするコンピュータ | |
| US7362362B2 (en) | Reformatter and method | |
| JPH1049307A (ja) | Ａ／ｄ変換装置及びｄ／ａ変換装置 | |
| JPH03260750A (ja) | Ｄｍａ転送方式 | |
| JP2006048226A (ja) | 半導体集積回路及び撮像装置 | |
| JPH01155594A (ja) | 半導体メモリ回路 | |
| JPH0121383Y2 (ja) | ||
| JPS58218230A (ja) | 遅延時間選定回路 | |
| JPS5969863A (ja) | 画像変換装置 | |
| JPH03152677A (ja) | デジタル画像間データ比較装置 | |
| JPS6088987A (ja) | テレビジヨン装置における文字表示のスム−ジング方式 | |
| JPS6352178A (ja) | 競合回避回路 | |
| JPS61175676A (ja) | 画像表示装置 | |
| JPS63196984A (ja) | 画像デ−タ転送回路 | |
| JPH052897A (ja) | シフトレジスタ | |
| JPH03108887A (ja) | 映像信号時間軸変換装置 | |
| JPH04185116A (ja) | Ｄ／ａコンバータ回路 | |
| JPS63211922A (ja) | Ｄ／ａ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |