JPH0272639A - ダイボンディング用半田層の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、ダイボンディング用半田層の形成方法に関す
る。

〈従来の技術〉 従来から、半導体デバイスの製造プロセスにおいては、
多数の半導体素子領域が構成された半導体ウェハを個々
の半導体素子としてチップ分割（ダイシング）したうえ
で、各半導体素子をパッケージのリードフレーム上に半
田付けなどによって接合（ダイボンディング）すること
が行われている。そして、半導体素子のダイボンディン
グに際しては　半導体素子の裏面にあらかじめＳｎおよ
び／またはＰｂを主とする合金からなるダイボンディン
グ用半田層、いわゆる裏メタル層を形成しておき、この
ダイボンディング用半田層を介して半導体素子とリード
フレームとを互いに接合するようになっている。

ところで、このようなダイボンディング用半田層は半導
体ウェハの裏面に前以って形成されるのが一般的であり
、半導体ウェハにダイシング後の半導体素子ごとに対応
するダイボンディング用半田層を形成するにあたっては
第２１’１Ｊ（ａ）〜（ｄ）で手順を追って示すような
方法が採用されている。

すなわち、第２図（ａ）の要部断面図で示すように、半
導体ウェハ１の表面にはあらかじめ多数の半導体素子領
域２が構成されており、これらの半導体素子領域２はス
クライブライン３によって分割されている。また、この
半導体ウェハ１の裏面には薄いコンタクトメタル層４が
全面にわたって形成され、さらに、このコンタクトメタ
ル層４には所定厚みのＳｎおよび／またはｐｂを主とす
る合金からなる半田層５が全面的に形成されている。

そこで、まず、第２図（ｂ）で示すように、半導体ウェ
ハ１の表裏両面それぞれに所定厚みのレジスト膜６．７
を形成したうえで、裏面側に形成されたレジスト膜７の
スクライブライン３に対応する領域７ａのみを除去する
。そして、第２図（ｃ）で示すように、レジスト膜７の
残存領域７ｂをマスクとしてエツチング処理を行い、半
田層５およびコンタクトメタル層４それぞれのスクライ
ブライン３に対応する領域５ａ、４ａをそれぞれ除去す
る。つぎに、表面側のレジスト膜６および裏面側のレジ
スト膜７の残存領域７ｂを除去すると、第２図（ｄ）で
示すように、半導体ウェハ１の裏面にはダイシング後の
半導体素子ごとに対応するダイボンディング用半田層５
ｂが互いに分割して形成されることになる。

〈発明が解決しようとする課題〉 しかしながら、前述したようなダイボンディング用半田
層の形成方法においては、半導体ウェハ１の裏面に形成
された半田Ｎ５の厚みが厚いため、エツチング処理に要
する処理時間が長くなるばかりか、エツチング処理によ
って多量の半田が除去される結果、半田の無駄が増えて
しまうという不都合があった。

本発明は係る不都合に鑑みて創案されたものであって、
エツチング処理に要する処理時間の短縮化を図るととも
に、半田の無駄を少なくすることが可能なダイボンディ
ング用半田層の形成方法を提供することを目的としてい
る。

く課題を解決するための手段〉 本発明方法は、表面に半導体素子領域を分割するスクラ
イブラインが形成され、かつ、裏面にコンタクトメタル
層が形成されてなる半導体ウェハに前辺って分割後の半
導体素子ごとに対応するダイボンディング用半田層を形
成する方法であって、エツチング処理によってコンタク
トメタル層のスクライブラインに対応する領域のみを除
去したのち、半導体ウェハの裏面側を溶融半田浴に浸漬
することによってコンタクトメタル層の残存領域に半田
を付着することに特徴を有するものである。

〈作用〉 上記方法によれば、あらかじめ半導体ウェハの裏面に形
成された薄いコンタクトメタル層の所要領域のみをエツ
チング処理によって除去したのち、半導体素子領域に対
応するコンタクトメタル層の残存領域に半田を付着する
ので、従来例のようにエツチング処理によって半田層の
所要領域を除去する必要がなくなる。

〈実施例〉 以下、本発明方法を図面に示す実施例に基づき詳細に説
明する。

第１図（ａ）〜（ｄ）は、本発明に係るダイボンディン
グ用半田層の形成方法を手順に従って示す説明図である
。なお、本発明方法によって形成されるダイボンディン
グ用半田層の最終構成は、従来方法によるものと基本的
に異ならないので、第１図（ａ）〜（ｄ）および第２図
（ａ）〜（ｄ）において互いに同一もしくは相当する部
分には同一符号を付している。

第１図（ａ）の要部断面図で示すように、半導体ウェハ
１の表面にはあらかじめ多数の半導体素子領域２が構成
されており、これらの半導体素子領域２は互いにダイシ
ング時の基準線となるスクライブライン３によって分割
されている。また、この半導体ウェハｌの裏面には、厚
みの薄いコンタクトメタル層４が全面にわたって形成さ
れている。

なお、このコンタクトメタル層４には、従来例のような
半田層５が形成されていない。

そこで、第１図（ｂ）で示すように、半導体ウェハ１の
表裏両面それぞれに所定厚みのレジスト膜６．７を形成
したうえ、裏面側に形成されたレジスト膜７のスクライ
ブライン３に対応する領域７ａのみを除去する。そして
、第１図（ｃ）で示すように、半導体素子領域２ごとに
対応して残存するレジスト膜７の残存領域７ｂをマスク
としてエツチング処理を行い、コンタクトメタル層４に
おけるスクライブライン３に対応する領域４ａを除去す
る。つぎに、表面側のレジスト膜６および裏面側のレジ
スト膜７の残存領域７ｂを除去すると、第１図（ｄ）で
示すように、半導体ウェハ１の裏面には半導体素子領域
２ごとに対応するコンタクトメタル層４の残存領域４ｂ
が形成されることになる。したがって、この半導体ウェ
ハ１の裏面側を溶融半田浴（図示していない）に浸漬す
ると、コンタクトメタル層残存領域４ｂにのみ半田が付
着することになり、従来例で説明した第２図（ｄ）と同
様、半導体ウェハ１の裏面にダイシング後の半導体素子
ごとに対応するダイボンディング用半田層５ｂが互いに
分割して形成されることになる。

なお、このとき、半導体ウェハ１の裏面に露出している
シリコン（Ｓｉ）には、半田が付着しないことはいうま
でもない。

〈発明の効果〉 以上説明したように、本発明方法によれば、あらかじめ
半導体ウェハの裏面に形成された薄いコンタクトメタル
層の所要領域のみをエツチング処理によって除去したの
ち、半導体素子領域に対応するコンタクトメタル層の残
存領域に半田を付着しているので、従来例のように、コ
ンタクトメタル層および半田層を形成したうえ、これら
の両層の所要領域をエツチング処理によって除去する必
要がなくなる。したがって、従来例に比べて大幅なエツ
チング処理時間の短縮化を図ることができ、かつ、半田
の無駄を少なくすることができる。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明に係るダイボンディング
用半田層の形成方法を手順に従って示す説明図であり、
第２図（ａ）〜（ｄ）はその従来方法を示す説明図であ
る。 図における符号１は半導体ウェハ、２は半導体素子領域
、３はスクライブライン、４はコンタクトメタル層、４
ａはそのスクライブライン対応領域、４ｂはその残存領
域、５ｂはダイボンディング用半田層である。

Claims (1)

【特許請求の範囲】
1. （１）表面に半導体素子領域を分割するスクライブライ
   ンが形成され、かつ、裏面にコンタクトメタル層が形成
   されてなる半導体ウェハに前以って分割後の半導体素子
   ごとに対応するダイボンディング用半田層を形成する方
   法であって、 エッチング処理によってコンタクトメタル層のスクライ
   ブラインに対応する領域のみを除去したのち、 半導体ウェハの裏面側を溶融半田浴に浸漬することによ
   ってコンタクトメタル層の残存領域に半田を付着するこ
   とを特徴とするダイボンディング用半田層の形成方法。