JPH0273637A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0273637A JPH0273637A JP22541288A JP22541288A JPH0273637A JP H0273637 A JPH0273637 A JP H0273637A JP 22541288 A JP22541288 A JP 22541288A JP 22541288 A JP22541288 A JP 22541288A JP H0273637 A JPH0273637 A JP H0273637A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- film
- insulating film
- line
- shielding metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 239000002184 metal Substances 0.000 claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 12
- 238000009792 diffusion process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000002411 adverse Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に低電圧の信号線をノイ
ズから保護する半導体装置に関する。
ズから保護する半導体装置に関する。
〔従来の技術］
従来の一般的な半導体装置の配線構造を第３図に示す。
図において、Ｐ型基板ｌにＮ型エピタキシャル層２を形
成しており、この上に第１の酸化膜３．第２の酸化膜４
を形成してここに所要パターンの第１の信号線５を形成
している。また、この上に層間絶縁膜６を被着して第２
の信号線７を形成している。このような配線構造の半導
体装置を高電圧を取扱う装置に適用した場合、低電圧の
信号線としての第１の信号線５は５ｖとＯ■との間で電
位が変化され、図外の高圧部は数１００■と０■の間で
電位が変化される。
成しており、この上に第１の酸化膜３．第２の酸化膜４
を形成してここに所要パターンの第１の信号線５を形成
している。また、この上に層間絶縁膜６を被着して第２
の信号線７を形成している。このような配線構造の半導
体装置を高電圧を取扱う装置に適用した場合、低電圧の
信号線としての第１の信号線５は５ｖとＯ■との間で電
位が変化され、図外の高圧部は数１００■と０■の間で
電位が変化される。
〔発明が解決しようとする課題］
上述した従来の半導体装置では、低電圧の第１の信号線
５はＰ型基板１の上に形成された大きい電位差で振幅す
る高圧部のエピタキシャル層２の上に延長されており、
しかもエピタキシャル層２とは比較的に薄い第１及び第
２の絶縁膜３．４を介して隔てられているのに過ぎない
。このため、エピタキシャル層２が大きい電位差で変化
されたときのノイズが第１の信号線５に乗り、この信号
線５に繋がる回路に悪影響を与えるという問題がある。
５はＰ型基板１の上に形成された大きい電位差で振幅す
る高圧部のエピタキシャル層２の上に延長されており、
しかもエピタキシャル層２とは比較的に薄い第１及び第
２の絶縁膜３．４を介して隔てられているのに過ぎない
。このため、エピタキシャル層２が大きい電位差で変化
されたときのノイズが第１の信号線５に乗り、この信号
線５に繋がる回路に悪影響を与えるという問題がある。
また、半導体装置外部の変動が出力ピンを通してエピタ
キシャル層２に伝わってその電位を変動させた場合にも
、低電圧の第１の信号線５がノイズを受けるという問題
がある。
キシャル層２に伝わってその電位を変動させた場合にも
、低電圧の第１の信号線５がノイズを受けるという問題
がある。
本発明はエピタキシャル層から低電圧の信号線へのノイ
ズの影響をなくすことができる半導体装置を提供するこ
とを目的とする。
ズの影響をなくすことができる半導体装置を提供するこ
とを目的とする。
〔課題を解決するための手段］
本発明の半導体装置は、半導体基板上に形成した低電圧
の信号線の下側に導電領域を形成し、この低電圧の信号
線の上に形成した層間絶縁膜に該信号線を挟みかつ前記
導電領域に通じるスルーホールを開設し、このスルーホ
ールを通して前記導電領域に電気接続される接地電位に
保持した遮蔽金属膜を前記層間絶縁膜上に形成し、前記
導電領域と遮蔽金属膜とで低電圧の信号線を包囲するよ
うに構成している。
の信号線の下側に導電領域を形成し、この低電圧の信号
線の上に形成した層間絶縁膜に該信号線を挟みかつ前記
導電領域に通じるスルーホールを開設し、このスルーホ
ールを通して前記導電領域に電気接続される接地電位に
保持した遮蔽金属膜を前記層間絶縁膜上に形成し、前記
導電領域と遮蔽金属膜とで低電圧の信号線を包囲するよ
うに構成している。
〔作用〕
上述した構成では、低電圧の信号線は導電領域と遮蔽金
属膜によって接地電位に電磁気的に遮蔽されることにな
り、半導体基板における高電圧の変動によるノイズの影
響を防止する。
属膜によって接地電位に電磁気的に遮蔽されることにな
り、半導体基板における高電圧の変動によるノイズの影
響を防止する。
（実施例）
次に、本発明を図面を参照して説明する。
第１図は本発明の第１実施例の縦断面図である。
図において、１はＰ型基板、２はＮ型エピタキシャル層
２であり、その表面に第１の絶縁膜３を形成している。
２であり、その表面に第１の絶縁膜３を形成している。
そして、この第１の絶縁膜３上には、低電圧の信号線５
を形成する領域に多結晶シリコン膜８を形成している。
を形成する領域に多結晶シリコン膜８を形成している。
この場合、この多結晶シリコン膜８はＭＯＳトランジス
タのゲート電極を形成する多結晶シリコン膜の一部とし
て形成する。
タのゲート電極を形成する多結晶シリコン膜の一部とし
て形成する。
この多結晶シリコン膜８の上には第２の絶縁膜４を形成
し、この上に低電圧の第１の信号線５を形成している。
し、この上に低電圧の第１の信号線５を形成している。
また、この第１の信号線５上には層間絶縁膜６を被着し
ている。なお、必要に応じてこの層間絶縁膜６の上には
第２の信号線を形成するが、図示は省略している。
ている。なお、必要に応じてこの層間絶縁膜６の上には
第２の信号線を形成するが、図示は省略している。
更に、この層間絶縁膜６及び第２の絶縁膜４には、前記
第１の信号線５を包囲するようにスルーホール９を開設
し、スルーホール９の底部に前記多結晶シリコン膜８の
一部を露呈させている。そして、前記第１の信号線５上
の層間絶縁膜６の上に遮蔽金属膜１０を選択的に形成し
、前記スルーホール９を通して多結晶シリコン膜８に電
気接続している。なお、この遮蔽金属膜１０及び多結晶
シリコン膜８は接地電位となるように電気接続を行って
いる。
第１の信号線５を包囲するようにスルーホール９を開設
し、スルーホール９の底部に前記多結晶シリコン膜８の
一部を露呈させている。そして、前記第１の信号線５上
の層間絶縁膜６の上に遮蔽金属膜１０を選択的に形成し
、前記スルーホール９を通して多結晶シリコン膜８に電
気接続している。なお、この遮蔽金属膜１０及び多結晶
シリコン膜８は接地電位となるように電気接続を行って
いる。
この構成によれば、第１の信号線５は多結晶シリコン膜
８と遮蔽金属膜１０で包囲され、かつこれらが接地電位
であることから、電磁気的に遮蔽されることになる。し
たがって、Ｎ型エピタキシャル層２の電位が高電圧で変
動した場合でも、ノイズが第１の信号線５に乗ることは
なく、回路への悪影響を防止できる。
８と遮蔽金属膜１０で包囲され、かつこれらが接地電位
であることから、電磁気的に遮蔽されることになる。し
たがって、Ｎ型エピタキシャル層２の電位が高電圧で変
動した場合でも、ノイズが第１の信号線５に乗ることは
なく、回路への悪影響を防止できる。
第２図は本発明の第２実施例の縦断面図であり、第１図
と同一部分には同一符号を付しである。
と同一部分には同一符号を付しである。
この実施例では、第１の信号線５Ａを多結晶シリコン膜
で形成するとともに、この領域のＮ型エピタキシャル層
２にＰ型拡散層１１を形成している。そして、層間絶縁
膜６及び第１の絶縁膜３を通して開設するスルーホール
９でＰ型拡散層１１を露呈させ、遮蔽金属膜１０をＰ型
拡散層１１に電気接続している。なお、遮蔽金属膜１０
とＰ型拡散層１１を接地電位に電気接続することは言う
までもない。
で形成するとともに、この領域のＮ型エピタキシャル層
２にＰ型拡散層１１を形成している。そして、層間絶縁
膜６及び第１の絶縁膜３を通して開設するスルーホール
９でＰ型拡散層１１を露呈させ、遮蔽金属膜１０をＰ型
拡散層１１に電気接続している。なお、遮蔽金属膜１０
とＰ型拡散層１１を接地電位に電気接続することは言う
までもない。
この構成では、第１の信号線５Ａは、Ｐ型拡散層１１と
遮蔽金属膜１０で包囲され、かつ接地電位で遮蔽される
ため、エピタキシャル層２によるノイズの影響を無くし
、回路への悪影響を防止できる。
遮蔽金属膜１０で包囲され、かつ接地電位で遮蔽される
ため、エピタキシャル層２によるノイズの影響を無くし
、回路への悪影響を防止できる。
以上説明したように本発明は、低電圧の信号線の下側に
形成した導電領域と、この低電圧の信号線の上側に形成
して該導電領域に電気接続される遮蔽金属膜とで低電圧
の信号線を包囲しているので、低電圧の信号線はこれら
導電領域と遮蔽金属膜によって接地電位に電磁気的に遮
蔽されることになり、半導体基板における高電圧の変動
によるノイズが低電圧の信号線に乗ることを防止し、該
信号線に繋がる回路への悪影響を防止できる効果がある
。
形成した導電領域と、この低電圧の信号線の上側に形成
して該導電領域に電気接続される遮蔽金属膜とで低電圧
の信号線を包囲しているので、低電圧の信号線はこれら
導電領域と遮蔽金属膜によって接地電位に電磁気的に遮
蔽されることになり、半導体基板における高電圧の変動
によるノイズが低電圧の信号線に乗ることを防止し、該
信号線に繋がる回路への悪影響を防止できる効果がある
。
第１図は本発明の第１実施例の縦断面図、第２図は本発
明の第２実施例の縦断面図、第３図は従来の半導体装置
の縦断面図である。 １・・・Ｐ型基板、２・・・Ｎ型エピタキシャル層、３
・・・第１の絶縁膜、４・・・第２の絶縁膜、５，５Ａ
・・・第１の信号線、６・・・層間絶縁膜、７・・・第
２の信号線、８・・・多結晶シリコン膜、９・・・スル
ーホール、１０・・・遮蔽金属膜、１１・・・Ｐ型拡散
層。
明の第２実施例の縦断面図、第３図は従来の半導体装置
の縦断面図である。 １・・・Ｐ型基板、２・・・Ｎ型エピタキシャル層、３
・・・第１の絶縁膜、４・・・第２の絶縁膜、５，５Ａ
・・・第１の信号線、６・・・層間絶縁膜、７・・・第
２の信号線、８・・・多結晶シリコン膜、９・・・スル
ーホール、１０・・・遮蔽金属膜、１１・・・Ｐ型拡散
層。
Claims (1)
- １、半導体基板上に形成した低電圧の信号線の下側に絶
縁状態を保って導電領域を形成し、この低電圧の信号線
の上に形成した層間絶縁膜に該信号線を挟みかつ前記導
電領域に通じるスルーホールを開設し、前記スルーホー
ルを通して前記導電領域に電気接続される接地電位に保
持した遮蔽金属膜を前記層間絶縁膜上に形成し、前記導
電領域と遮蔽金属膜とで低電圧の信号線を包囲するよう
に構成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22541288A JPH0273637A (ja) | 1988-09-08 | 1988-09-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22541288A JPH0273637A (ja) | 1988-09-08 | 1988-09-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0273637A true JPH0273637A (ja) | 1990-03-13 |
Family
ID=16828968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22541288A Pending JPH0273637A (ja) | 1988-09-08 | 1988-09-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0273637A (ja) |
-
1988
- 1988-09-08 JP JP22541288A patent/JPH0273637A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4926243A (en) | High voltage MOS field effect semiconductor device | |
| GB1203086A (en) | Ohmic contact and electrical lead for semiconductor devices | |
| JPS5994849A (ja) | 半導体集積回路装置 | |
| US5821587A (en) | Field effect transistors provided with ESD circuit | |
| US6023095A (en) | Semiconductor device and manufacture method thereof | |
| US7339249B2 (en) | Semiconductor device | |
| GB1207370A (en) | Improvements in or relating to semiconductor device and method of making same | |
| JPH0273637A (ja) | 半導体装置 | |
| JPH06169061A (ja) | 入出力保護装置 | |
| JP2598446B2 (ja) | Ｍｉｓ−ｆｅｔ | |
| GB2068640A (en) | Wiring layers for semiconductor devices | |
| JPH0666412B2 (ja) | 積層型半導体集積回路 | |
| JPH0518259B2 (ja) | ||
| JPS6098666A (ja) | 半導体記憶装置 | |
| JPS63202941A (ja) | 半導体装置の配線路 | |
| JPS584820B2 (ja) | 半導体装置 | |
| JP2680869B2 (ja) | 半導体装置 | |
| US5075754A (en) | Semiconductor device having improved withstanding voltage characteristics | |
| JPH04343236A (ja) | Ｍｏｓ集積回路装置 | |
| JPH08222697A (ja) | 半導体集積回路 | |
| JPH0779137B2 (ja) | 半導体装置 | |
| JPS6045038A (ja) | 半導体装置 | |
| JPH03236281A (ja) | 電力用半導体装置 | |
| JPS5935452A (ja) | 半導体集積回路装置 | |
| JPH06120425A (ja) | 半導体装置 |