JPH0273664A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH0273664A JPH0273664A JP22540788A JP22540788A JPH0273664A JP H0273664 A JPH0273664 A JP H0273664A JP 22540788 A JP22540788 A JP 22540788A JP 22540788 A JP22540788 A JP 22540788A JP H0273664 A JPH0273664 A JP H0273664A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- source
- electrode
- via hole
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000007747 plating Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果トランジスタに関し、特にバイアホー
ル構造を有する電界効果トランジスタに関する。
ル構造を有する電界効果トランジスタに関する。
一般に電界効果トランジスタでは、ソース電極からソー
スパッドへの引出し配線、或いはソースパッドから外部
への接地のためのワイヤ等のように、ソース側に直列に
挿入される浮遊インダクタンスがその負帰還効果により
利得に悪影響を与えることが知られている。そのため、
従来の電界効果トランジスタではソースパッド下部にバ
イアホールを形成し、ワイヤを用いることなくソースパ
ッドを直接接地する、いわゆるバイアホール構造が用い
られている。
スパッドへの引出し配線、或いはソースパッドから外部
への接地のためのワイヤ等のように、ソース側に直列に
挿入される浮遊インダクタンスがその負帰還効果により
利得に悪影響を与えることが知られている。そのため、
従来の電界効果トランジスタではソースパッド下部にバ
イアホールを形成し、ワイヤを用いることなくソースパ
ッドを直接接地する、いわゆるバイアホール構造が用い
られている。
しかしながら、上述した従来の技術を用いても、例えば
ソース電極からソースパッドまでの引出し配線による浮
遊インダクタンス、或いはバイアホールによる素子表裏
面の配線による浮遊インダクタンスを完全に除去するこ
とは困難であり、少なからず残された浮遊インダクタン
スによって素子利得が低下される。この利得の低下は、
高い周波数で使用するのに従って当然顕著なものとなる
。
ソース電極からソースパッドまでの引出し配線による浮
遊インダクタンス、或いはバイアホールによる素子表裏
面の配線による浮遊インダクタンスを完全に除去するこ
とは困難であり、少なからず残された浮遊インダクタン
スによって素子利得が低下される。この利得の低下は、
高い周波数で使用するのに従って当然顕著なものとなる
。
この引出し配線による浮遊インダクタンスを低減するた
めに、ソース電極下部に直接バイアホールを設けて接地
する、所謂ダイレクトバイアホール構造も考えられてい
るが、ソース電極面積がチップサイズ、更には特性上の
問題からソースパッドに比較してかなり小さく制限され
るので、現状ではこのソース電極下部にバイアホールを
形成することはプロセス上困難である。
めに、ソース電極下部に直接バイアホールを設けて接地
する、所謂ダイレクトバイアホール構造も考えられてい
るが、ソース電極面積がチップサイズ、更には特性上の
問題からソースパッドに比較してかなり小さく制限され
るので、現状ではこのソース電極下部にバイアホールを
形成することはプロセス上困難である。
本発明はソースにおける浮遊インダクタンスによる特性
の劣化を防止する電界効果トランジスタを提供すること
を目的とする。
の劣化を防止する電界効果トランジスタを提供すること
を目的とする。
（課題を解決するための手段）
本発明の電界効果トランジスタは、電界効果トランジス
タのソース電極に接続されるソースパッドの下側に、素
子基板の裏面に連通されるバイアホールを形成し、かつ
このバイアホールに埋設した金属層と前記ソースバンド
との間に任意厚さの絶縁膜を形成している。
タのソース電極に接続されるソースパッドの下側に、素
子基板の裏面に連通されるバイアホールを形成し、かつ
このバイアホールに埋設した金属層と前記ソースバンド
との間に任意厚さの絶縁膜を形成している。
〔作用］
上述した構成では、ソースパッド及び金属層における浮
遊インダクタンスと、絶縁膜で構成した容量とで共振回
路を構成し、この共振周波数における特性の劣化を防止
する。
遊インダクタンスと、絶縁膜で構成した容量とで共振回
路を構成し、この共振周波数における特性の劣化を防止
する。
〔実施例］
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例の平面図、第２図は第１図の
Ａ−Ａ線に沿う拡大断面図である。これらの図において
、シリコン基板１には図外のソース・ドレイン拡散層を
形成し、かつこれと表面上に形成したゲート電極２で電
界効果トランジスタを構成している。そして、前記ソー
ス・ドレイン拡散層上にはソース電極３及びドレイン電
極４を形成し、更にソース電極３には広い面積を有する
ソースパッド５を連続して形成している。
Ａ−Ａ線に沿う拡大断面図である。これらの図において
、シリコン基板１には図外のソース・ドレイン拡散層を
形成し、かつこれと表面上に形成したゲート電極２で電
界効果トランジスタを構成している。そして、前記ソー
ス・ドレイン拡散層上にはソース電極３及びドレイン電
極４を形成し、更にソース電極３には広い面積を有する
ソースパッド５を連続して形成している。
このソースパッド５の下側一部には、シリコン基板１の
裏面に連通されるバイアホール６が開設されるが、ここ
ではシリコン基板１の表面とソースパッド５のとの間に
シリコン酸化膜等の絶縁膜７を形成している。そして、
バイアホール６内にはシリコン基板１の裏面に形成した
金（Ａｕ）等の金属メツキ層８を形成している。したが
って、ソースパッド５と金属メツキ層８とは絶縁膜７に
よって直流的に絶縁されている。
裏面に連通されるバイアホール６が開設されるが、ここ
ではシリコン基板１の表面とソースパッド５のとの間に
シリコン酸化膜等の絶縁膜７を形成している。そして、
バイアホール６内にはシリコン基板１の裏面に形成した
金（Ａｕ）等の金属メツキ層８を形成している。したが
って、ソースパッド５と金属メツキ層８とは絶縁膜７に
よって直流的に絶縁されている。
なお、前記ソースパッド５には接地ワイヤ９を接続し、
直流バイアスを加えている。
直流バイアスを加えている。
この構成によれば、ソース電極４に接続されるソースパ
ッド５乃至接地に至る回路は、第３図に示す等価回路と
して表される。即ち、図において、Ｌｌはソース電極３
からソースパッド５に至る領域で構成される浮遊インダ
クタンスであり、例えばこの領域を幅１０μｍ、厚さ２
μｍ、長さ５０μｍとすると、ＬＬ−２８ｐＨとなる。
ッド５乃至接地に至る回路は、第３図に示す等価回路と
して表される。即ち、図において、Ｌｌはソース電極３
からソースパッド５に至る領域で構成される浮遊インダ
クタンスであり、例えばこの領域を幅１０μｍ、厚さ２
μｍ、長さ５０μｍとすると、ＬＬ−２８ｐＨとなる。
また、Ｌ２はバイアホール６における金属メツキ層８で
構成される浮遊インダクタンスであり、例えばバイアホ
ール面積を３０μｍ×５０μｍ ＝ １５００μｍ２と
し、シリコン基板１の厚さ、つまり金属メツキ層８の長
さを３０μｍとすると、Ｌ２．：＝５ｐＨとなる。更に
、Ｃはシリコン酸化膜からなる絶縁膜７で構成される容
量で、その厚さを１０００人とすると、前記バイアホー
ル面積において、Ｃ＝０．５ｐＦとなるゆしたがって、
これらの浮遊インダクタンスＬｌ。
構成される浮遊インダクタンスであり、例えばバイアホ
ール面積を３０μｍ×５０μｍ ＝ １５００μｍ２と
し、シリコン基板１の厚さ、つまり金属メツキ層８の長
さを３０μｍとすると、Ｌ２．：＝５ｐＨとなる。更に
、Ｃはシリコン酸化膜からなる絶縁膜７で構成される容
量で、その厚さを１０００人とすると、前記バイアホー
ル面積において、Ｃ＝０．５ｐＦとなるゆしたがって、
これらの浮遊インダクタンスＬｌ。
Ｌ２と容量Ｃで直列共振回路が構成され、ここではその
共振周波数は〜４０ＧＨ２となる。つまり、この周波数
においては浮遊インダクタンスＬＬ。
共振周波数は〜４０ＧＨ２となる。つまり、この周波数
においては浮遊インダクタンスＬＬ。
Ｌ２の影響を全く受けずに素子を動作させることができ
る。
る。
これにより、絶縁膜７の厚さを適宜に設定することによ
り、上述した共振周波数を使用周波数に合わせることが
でき、該使用周波数における浮遊インダクタンスの影響
を解消することができる。
り、上述した共振周波数を使用周波数に合わせることが
でき、該使用周波数における浮遊インダクタンスの影響
を解消することができる。
例えば、絶縁膜７の厚さを５００人とすることにより、
共振周波数ｆα２０ＧＨ２となり、この周波数で良好な
増幅作用が期待できる。
共振周波数ｆα２０ＧＨ２となり、この周波数で良好な
増幅作用が期待できる。
以上説明したように本発明は、電界効果トランジスタの
ソースパッドと、この下側に設けたバイアホールの金属
層との間に任意厚さの絶縁膜を形成しているので、ソー
スパッド及び金属層における浮遊インダクタンスと、絶
縁膜で構成した容量とで共振回路が構成でき、その共振
周波数を電界効果トランジスタで使用する周波数に一致
させることで、該使用周波数における特性の劣化を防止
できる効果がある。
ソースパッドと、この下側に設けたバイアホールの金属
層との間に任意厚さの絶縁膜を形成しているので、ソー
スパッド及び金属層における浮遊インダクタンスと、絶
縁膜で構成した容量とで共振回路が構成でき、その共振
周波数を電界効果トランジスタで使用する周波数に一致
させることで、該使用周波数における特性の劣化を防止
できる効果がある。
第１図は本発明の一実施例の平面図、第２図は第１図の
Ａ−Ａ線に沿う拡大断面図、第３図はソースパッド部に
おける等価回路図である。 １・・・シリコン基板、２・・・ゲート電極、３・・・
ソース電極、４・・・ドレイン電極、５・・・ソースパ
ッド、６・・・バイアホール、７・・・絶縁膜（シリコ
ン酸化膜）８・・・金属メツキ層、９・・・接地ワイヤ
。
Ａ−Ａ線に沿う拡大断面図、第３図はソースパッド部に
おける等価回路図である。 １・・・シリコン基板、２・・・ゲート電極、３・・・
ソース電極、４・・・ドレイン電極、５・・・ソースパ
ッド、６・・・バイアホール、７・・・絶縁膜（シリコ
ン酸化膜）８・・・金属メツキ層、９・・・接地ワイヤ
。
Claims (1)
- １、電界効果トランジスタのソース電極に接続されるソ
ースパッドの下側に、素子基板の裏面に連通されるバイ
アホールを形成し、かつこのバイアホールに埋設した金
属層と前記ソースパッドとの間に任意厚さの絶縁膜を形
成したことを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22540788A JPH0273664A (ja) | 1988-09-08 | 1988-09-08 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22540788A JPH0273664A (ja) | 1988-09-08 | 1988-09-08 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0273664A true JPH0273664A (ja) | 1990-03-13 |
Family
ID=16828883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22540788A Pending JPH0273664A (ja) | 1988-09-08 | 1988-09-08 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0273664A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594175A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 電界効果半導体装置 |
-
1988
- 1988-09-08 JP JP22540788A patent/JPH0273664A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594175A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 電界効果半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0514069A (ja) | 高出力電界効果トランジスタ増幅器 | |
| US5465007A (en) | High frequency transistor with reduced parasitic inductance | |
| JP2788838B2 (ja) | 高周波集積回路 | |
| JP4663049B2 (ja) | 電界効果トランジスタ、該電界効果トランジスタを含むモノリシックマイクロ波集積回路、及び設計方法 | |
| US5469107A (en) | Microwave amplifier | |
| JPH05335487A (ja) | 伝送回路素子 | |
| JPH11224911A (ja) | 高周波集積回路装置 | |
| JPH0273664A (ja) | 電界効果トランジスタ | |
| JPH08236698A (ja) | 半導体装置 | |
| JP2976634B2 (ja) | 半導体集積回路 | |
| JPH01158801A (ja) | マイクロストリップライン | |
| JP2690709B2 (ja) | 半導体装置 | |
| JPH0115226Y2 (ja) | ||
| JP3468851B2 (ja) | モノリシックマイクロ波ｉｃ | |
| JPH0399461A (ja) | Ｍｉｍキャパシタを具備した半導体装置 | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPH0218603B2 (ja) | ||
| JP3168969B2 (ja) | 電界効果トランジスタおよび集積回路、電界効果トランジスタあるいは集積回路の製造方法 | |
| JP2565283B2 (ja) | モノリシックマイクロ波集積回路 | |
| JPH1093019A (ja) | モノリシックマイクロ波集積回路 | |
| JPH05267489A (ja) | 電界効果トランジスタ | |
| JPH0214202Y2 (ja) | ||
| JPH0936611A (ja) | モノリシックマイクロ波集積回路 | |
| JPH06104291A (ja) | 電界効果型半導体装置 | |
| JPH07154108A (ja) | 高周波整合回路 |