JPH0275030A - 仮想計算機の入出力制御方式 - Google Patents
仮想計算機の入出力制御方式Info
- Publication number
- JPH0275030A JPH0275030A JP63226674A JP22667488A JPH0275030A JP H0275030 A JPH0275030 A JP H0275030A JP 63226674 A JP63226674 A JP 63226674A JP 22667488 A JP22667488 A JP 22667488A JP H0275030 A JPH0275030 A JP H0275030A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- guest
- subclass
- host
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は仮想計算機の入出力制御方式に係り、特にゲス
ト仮想計算機の入出力割込み制御に好適な仮想計算機の
入出力制御方式に関する。
ト仮想計算機の入出力割込み制御に好適な仮想計算機の
入出力制御方式に関する。
従来の装置は、特開昭６０−１５０１４０号公報の第３
項に記載のように、入出力サブクラスマスク（公知例で
は割込制御手段）はホスト計算機（公知例では実計算機
）の１つのみを前提としており、ゲスト仮想計算機（公
知例ではＯ８）による仮想入出力サブクラスマスクの変
更及び入出力割込みのゲスト／ホストの判定処理は、全
てホストプログラム（公知例ではＶＭＣＰ）またはマイ
クロプログラムにより行なうこととなっていた。
項に記載のように、入出力サブクラスマスク（公知例で
は割込制御手段）はホスト計算機（公知例では実計算機
）の１つのみを前提としており、ゲスト仮想計算機（公
知例ではＯ８）による仮想入出力サブクラスマスクの変
更及び入出力割込みのゲスト／ホストの判定処理は、全
てホストプログラム（公知例ではＶＭＣＰ）またはマイ
クロプログラムにより行なうこととなっていた。
上記従来技術は、（１）ゲスト仮想計算機による仮想入
出力サブクラスマスクの変更及び人出力割込み発生時の
ゲスト／ホスト判定におけるマイクロプログラム及びホ
ストプログラムの処理増大について配慮がされておらず
、性能が低下するという問題があった。（２）また、１
度ゲスト仮想計算機に割当てた入出力サブクラスを入出
力割込み発生時に変更する手段を持たないため、入出力
割込み時に検出される仮想計算機システム全体に影響す
るような入出力障害に対しホストプログラムが介入でき
ないという問題があった。
出力サブクラスマスクの変更及び人出力割込み発生時の
ゲスト／ホスト判定におけるマイクロプログラム及びホ
ストプログラムの処理増大について配慮がされておらず
、性能が低下するという問題があった。（２）また、１
度ゲスト仮想計算機に割当てた入出力サブクラスを入出
力割込み発生時に変更する手段を持たないため、入出力
割込み時に検出される仮想計算機システム全体に影響す
るような入出力障害に対しホストプログラムが介入でき
ないという問題があった。
本発明の目的は、（１）ゲスト仮想計算機における入出
力割込み関連処理の高速化、（２）および、仮想計算機
システムの入出力障害に対する信頼性の向」二にある。
力割込み関連処理の高速化、（２）および、仮想計算機
システムの入出力障害に対する信頼性の向」二にある。
［課題を解決するための手段〕
上記目的は、０）ゲスト仮想計算機による仮想入出力サ
ブクラスマスクの変更が直接ホスト計算機の入出力サブ
クラスマスクによる入出力割込み受付は状態に反映され
るようにゲスト入出力サブクラスマスクを設けること、
ゲスト仮想計算機動作中の入出力割込み処理におけるゲ
スｌ−／ホストの判定を高速に行なえる手段を設けるこ
と、（２）及び、任意の入出力づブタラスに対応する入
出力割込み要因ラッチをセット／リセット・する手段を
設けることにより、達成される。
ブクラスマスクの変更が直接ホスト計算機の入出力サブ
クラスマスクによる入出力割込み受付は状態に反映され
るようにゲスト入出力サブクラスマスクを設けること、
ゲスト仮想計算機動作中の入出力割込み処理におけるゲ
スｌ−／ホストの判定を高速に行なえる手段を設けるこ
と、（２）及び、任意の入出力づブタラスに対応する入
出力割込み要因ラッチをセット／リセット・する手段を
設けることにより、達成される。
（１）ゲスト入出力サブクラスマスクは、ゲスト仮想計
算機が動作中のホスト計算機の入出ｌ７−）Ｊブタラス
マスクによる入出力割込みの受付は状態を変更する。た
め、ゲスト仮想計算機が仮想入出力サブクラスマスクを
変更したときホスｌ−計算機の入出力サブクラスマスク
を変更したのと同じ効果が得られる。また、入出力割込
みのゲスト／ホスト判定手段は、その判定結果によりホ
ストプログラムの介入処理を必要としないゲスト仮想計
算機の人出力割込みをホスＩ−人出力サブクラスマスク
及び仮想入出力サブクラスマスクを調べることなく検出
することができる。
算機が動作中のホスト計算機の入出ｌ７−）Ｊブタラス
マスクによる入出力割込みの受付は状態を変更する。た
め、ゲスト仮想計算機が仮想入出力サブクラスマスクを
変更したときホスｌ−計算機の入出力サブクラスマスク
を変更したのと同じ効果が得られる。また、入出力割込
みのゲスト／ホスト判定手段は、その判定結果によりホ
ストプログラムの介入処理を必要としないゲスト仮想計
算機の人出力割込みをホスＩ−人出力サブクラスマスク
及び仮想入出力サブクラスマスクを調べることなく検出
することができる。
（２）任意の入出力サブクラスに対応する入出力割込み
要因のセット／リセット手段は、ゲス１−仮想計算機の
入出力割込み受付は時、当ゲスト入出力サブクラスに対
応する入出力割込み要因ラッチをリセットし、新たにホ
スト計算機の入出力サブクラスに対応する入出力割込み
要因ラッチをセットすることでホス１−プログラムの介
入手段を実現する。
要因のセット／リセット手段は、ゲス１−仮想計算機の
入出力割込み受付は時、当ゲスト入出力サブクラスに対
応する入出力割込み要因ラッチをリセットし、新たにホ
スト計算機の入出力サブクラスに対応する入出力割込み
要因ラッチをセットすることでホス１−プログラムの介
入手段を実現する。
第１図は本発明の一実施例のブロック図である。
同図では、マイクロプログラム制御の仮想計算機システ
ムを前提とした。同図において、マイクロプログラムに
より入出力ザブクラスマスクの変更指示がなされると、
指定された入出力サブクラスマスクは中間レジスタ１０
に保持される。中間レジスタ１０のデータは経路１０７
を介してゲスト入出力サブクラスマスク１２に、経路１
０８を介して入出力サブクラスマスク１３に送出される
。
ムを前提とした。同図において、マイクロプログラムに
より入出力ザブクラスマスクの変更指示がなされると、
指定された入出力サブクラスマスクは中間レジスタ１０
に保持される。中間レジスタ１０のデータは経路１０７
を介してゲスト入出力サブクラスマスク１２に、経路１
０８を介して入出力サブクラスマスク１３に送出される
。
ゲスト入出力サブクラスマスク１２は経路１０５に信号
値１が送出されているとき、入出力サブクラスマスク１
３は経路１０６に信号値１が送出されているとき、経路
１０７または経路１０８に送出されているデータを取込
むようになっている。
値１が送出されているとき、入出力サブクラスマスク１
３は経路１０６に信号値１が送出されているとき、経路
１０７または経路１０８に送出されているデータを取込
むようになっている。
経路１０５には経路１００と同じ信号値が、経路１０６
には否定回９２６を介した経路１００の否定信号値が送
出されている。経路１００にはゲスト仮想計算機が動作
中か否かを示すゲストモード信号が送出されているため
、マイクロプログラムで指示された入出力サブクラスマ
スクは、ゲスト仮想計算機が動作中のときはゲスト入出
力ザブクラスマスク１２に、そ九以外は入出力サブクラ
スマスク］７３に取込まれる。ゲスト入出力サブクラス
マスク】−２及び入出力サブクラスマスク１３のデータ
はそれぞれ入出力サブクラスに対応する各ビットが入出
力割込み要因ラッチ１４のデータとＡＮＤ回路２０また
はＡＮＤ回路２１によって各ビットの論理積がとられ、
ＯＲ回路２２またはＯＲ回路２３に送出される。ＯＲ回
＃ｌ！Ｊ２２の結果はＡＮＤ回路２４により経路］、、
ＯＯを介して送出されているゲストモードと論理積が
とられ、その結果はゲスト入出力サブクラスマスク１２
による入出力割込みであることを示す信号として経路１
０３を介してマイクロプログラムへ通知され、同時にＯ
Ｒ回路２５に送出される。ＯＲ回路２５はＡＮＤ回路２
４の出力とＯＲ回路２３の出力の論理和をとりその結果
を割込み要求信号として割込み制御装置へ送出する。１
１はマイクロプログラムから設定されるセット／リセツ
Ｉ−されるべき入出力サブクラスを保持する入出力サブ
クラス保持レジスタで、その出力はＤＥＣ回路２７を介
して入出力割込み要因ラッチ１４のビット選択に用いら
れる。入出力割込み要因ラッチ１４はＤＥＣ回路２７で
選択されたビットを、経路１０１の信号値が１のときセ
ラｌ−Ｌ、経路１０２の信°号値が１のときリセットす
るようになっており、経路１０１及び経路１０２を介し
てマイクロプログラムより任意のピッ１−がセラ１−／
リセツ１−可能となる。
には否定回９２６を介した経路１００の否定信号値が送
出されている。経路１００にはゲスト仮想計算機が動作
中か否かを示すゲストモード信号が送出されているため
、マイクロプログラムで指示された入出力サブクラスマ
スクは、ゲスト仮想計算機が動作中のときはゲスト入出
力ザブクラスマスク１２に、そ九以外は入出力サブクラ
スマスク］７３に取込まれる。ゲスト入出力サブクラス
マスク】−２及び入出力サブクラスマスク１３のデータ
はそれぞれ入出力サブクラスに対応する各ビットが入出
力割込み要因ラッチ１４のデータとＡＮＤ回路２０また
はＡＮＤ回路２１によって各ビットの論理積がとられ、
ＯＲ回路２２またはＯＲ回路２３に送出される。ＯＲ回
＃ｌ！Ｊ２２の結果はＡＮＤ回路２４により経路］、、
ＯＯを介して送出されているゲストモードと論理積が
とられ、その結果はゲスト入出力サブクラスマスク１２
による入出力割込みであることを示す信号として経路１
０３を介してマイクロプログラムへ通知され、同時にＯ
Ｒ回路２５に送出される。ＯＲ回路２５はＡＮＤ回路２
４の出力とＯＲ回路２３の出力の論理和をとりその結果
を割込み要求信号として割込み制御装置へ送出する。１
１はマイクロプログラムから設定されるセット／リセツ
Ｉ−されるべき入出力サブクラスを保持する入出力サブ
クラス保持レジスタで、その出力はＤＥＣ回路２７を介
して入出力割込み要因ラッチ１４のビット選択に用いら
れる。入出力割込み要因ラッチ１４はＤＥＣ回路２７で
選択されたビットを、経路１０１の信号値が１のときセ
ラｌ−Ｌ、経路１０２の信°号値が１のときリセットす
るようになっており、経路１０１及び経路１０２を介し
てマイクロプログラムより任意のピッ１−がセラ１−／
リセツ１−可能となる。
第２図は第１図の装置を制御するマイクロプログラムの
流れを示すフローチャートである。同図において、マイ
クロプログラムにある入出力装置より入出力割込みが受
付りられると、経路１０３の信号値によりゲスト入出力
サブクラスからの入出力割込みか否かを判定する（ステ
ップ２００）。
流れを示すフローチャートである。同図において、マイ
クロプログラムにある入出力装置より入出力割込みが受
付りられると、経路１０３の信号値によりゲスト入出力
サブクラスからの入出力割込みか否かを判定する（ステ
ップ２００）。
ゲスト入出力サブクラスからの入出力割込みでない場合
、ポスト入出力割込みを発生させ、ゲスト入出力サブク
ラスからの入出力割込みの場合、入出力障害があるか否
かを判定する（ステップ２０ ｉ−）。入出力障害がな
い場合、ホストプログラムを介入させることなく直接ゲ
スト入出力割込みを発生させる。入出力障害がある場合
、入出力割込みを発生させた入出力サブクラスを入出力
サブクラス保持レジスタ１１にセットしくステップ２０
２）、その値に対応した入出力割込み要因ラッチ１４の
ビットを経路１０２に信号値１を送出することによりリ
セットしくステップ２０３）、あらかじめ定められたホ
スト計算機の入出力サブクラスを入出力サブクラス保持
レジスタ１１にセットしくステップ２０４）、その値に
対応した人出力割込み要因ラッチ】４のピッ！・を経路
１０１に信号値１を送出することによりセットしくステ
ップ２０５）、入出力割込みが発生した次命令を実行す
る。次に、再度同じ入出力装置から入出力割込みが発生
した場合、その入出力サブクラスはホスト計算機のもの
であり、ステップ２００の判定結果がＮとなりホス！・
入出力割込みが発生させ、ホストプログラムの介入を可
能とする。
、ポスト入出力割込みを発生させ、ゲスト入出力サブク
ラスからの入出力割込みの場合、入出力障害があるか否
かを判定する（ステップ２０ ｉ−）。入出力障害がな
い場合、ホストプログラムを介入させることなく直接ゲ
スト入出力割込みを発生させる。入出力障害がある場合
、入出力割込みを発生させた入出力サブクラスを入出力
サブクラス保持レジスタ１１にセットしくステップ２０
２）、その値に対応した入出力割込み要因ラッチ１４の
ビットを経路１０２に信号値１を送出することによりリ
セットしくステップ２０３）、あらかじめ定められたホ
スト計算機の入出力サブクラスを入出力サブクラス保持
レジスタ１１にセットしくステップ２０４）、その値に
対応した人出力割込み要因ラッチ】４のピッ！・を経路
１０１に信号値１を送出することによりセットしくステ
ップ２０５）、入出力割込みが発生した次命令を実行す
る。次に、再度同じ入出力装置から入出力割込みが発生
した場合、その入出力サブクラスはホスト計算機のもの
であり、ステップ２００の判定結果がＮとなりホス！・
入出力割込みが発生させ、ホストプログラムの介入を可
能とする。
上記実施例によれば、（１）ゲスト仮想計算機及びホス
１−計算機共、入出力割込み受付は状態の変更は中間レ
ジスタ１ｏの変更のみと両者とも同じマイクロプログラ
ム処理となり、特別な処理を必要としない。（２）また
、入出力割込みにおけるゲスト／ホストの判定は、ステ
ップ２００における経路１０３の信号値の判定のみと簡
単になり、判定結果によりホストプログラムに制御を渡
すことが可能となる。
１−計算機共、入出力割込み受付は状態の変更は中間レ
ジスタ１ｏの変更のみと両者とも同じマイクロプログラ
ム処理となり、特別な処理を必要としない。（２）また
、入出力割込みにおけるゲスト／ホストの判定は、ステ
ップ２００における経路１０３の信号値の判定のみと簡
単になり、判定結果によりホストプログラムに制御を渡
すことが可能となる。
本発明によれば、（］）ゲゲスト仮想計算機よる仮想入
出力サブクラスマスクの変更及びゲスト仮想計算機動作
中の入出力割込み受付は時のゲスト／ホストの判定にお
けるマイクロプログラム及びホストプログラムの特別な
処理を必要とせず、性能向上が図れる。（２）また、ゲ
スト仮想計算機の入出力割込みをホスト計算機の入出力
割込みに変更できることより、入出力障害に対する仮想
計算機システムの信頼性向上が図れる。
出力サブクラスマスクの変更及びゲスト仮想計算機動作
中の入出力割込み受付は時のゲスト／ホストの判定にお
けるマイクロプログラム及びホストプログラムの特別な
処理を必要とせず、性能向上が図れる。（２）また、ゲ
スト仮想計算機の入出力割込みをホスト計算機の入出力
割込みに変更できることより、入出力障害に対する仮想
計算機システムの信頼性向上が図れる。
第］−図は本発明の一実施例のブロック図、第２図は第
１２図を制御するマイクロプログラムの処理の流れを示
すフローチャートである。 １０・・・中間レジスタ。 １１・・・入墨カサブクラス保持レジスタ。 １２・・・ゲスト入出力サブクラスマスク。 １３・・・入出力サブクラスマスク。 】−４・・・入出力割込み要因ラッチ。 マイクロプコブラヘヘ 第 ２ 図 〕欠今金を災打へ
１２図を制御するマイクロプログラムの処理の流れを示
すフローチャートである。 １０・・・中間レジスタ。 １１・・・入墨カサブクラス保持レジスタ。 １２・・・ゲスト入出力サブクラスマスク。 １３・・・入出力サブクラスマスク。 】−４・・・入出力割込み要因ラッチ。 マイクロプコブラヘヘ 第 ２ 図 〕欠今金を災打へ
Claims (1)
- １、少なくとも１つの入出力装置の入出力割込みに対応
する入出力サブクラスにより少なくとも１つの入出力サ
ブクラスごとの入出力割込みの受付けを制御する入出力
サブクラスマスクと、入出力サブクラスに対応した入出
力割込み要因を保持する入出力割込み要因ラッチと、前
記入出力サブクラスマスクにより入出力割込みを制御す
るホストプログラムより成る仮想計算機システムにおい
て、ゲスト仮想計算機が動作中のとき前記入出力サブク
ラスマスクによる入出力割込み受付け状態をあらかじめ
定めた規則に従い変更するゲスト入出力サブクラスマス
クを設け、ゲスト仮想計算機の仮想入出力サブクラスマ
スク書替えによる仮想入出力割込み受付け状態の変更に
対しホストプログラムの介入処理を不要としたことを特
徴とする仮想計算機の入出力制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63226674A JPH0275030A (ja) | 1988-09-12 | 1988-09-12 | 仮想計算機の入出力制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63226674A JPH0275030A (ja) | 1988-09-12 | 1988-09-12 | 仮想計算機の入出力制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0275030A true JPH0275030A (ja) | 1990-03-14 |
Family
ID=16848879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63226674A Pending JPH0275030A (ja) | 1988-09-12 | 1988-09-12 | 仮想計算機の入出力制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0275030A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04256030A (ja) * | 1991-02-08 | 1992-09-10 | Nec Corp | 情報処理装置の割り込み方式 |
-
1988
- 1988-09-12 JP JP63226674A patent/JPH0275030A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04256030A (ja) * | 1991-02-08 | 1992-09-10 | Nec Corp | 情報処理装置の割り込み方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0275030A (ja) | 仮想計算機の入出力制御方式 | |
| JPS6376028A (ja) | 仮想計算機システムにおける命令ステツプ実行制御方式 | |
| JP2653412B2 (ja) | ブレークポイント設定方法 | |
| JPH02307124A (ja) | 割込み制御方式 | |
| JPH0430245A (ja) | マルチプロセッサ制御方式 | |
| JPS6126090B2 (ja) | ||
| JPS6057440A (ja) | 情報処理装置 | |
| JPS6325736A (ja) | 仮想計算機システムにおける割込み制御方式 | |
| JPS58225441A (ja) | 割込み制御方式 | |
| JPS58189746A (ja) | 処理装置 | |
| JPS60209851A (ja) | プログラム・シ−ケンス・ストツプ方式 | |
| JPH01120634A (ja) | 割込み制御装置 | |
| JPS61267137A (ja) | 割込み動作制御方式 | |
| JPS6116338A (ja) | 仮想計算機システムにおける割込み処理方式 | |
| JPS60230246A (ja) | デ−タ処理装置 | |
| WO1990013071A1 (fr) | Unite de commande programmable | |
| JPH03129530A (ja) | プログラム制御方式 | |
| JPS6083149A (ja) | コンピユ−タ | |
| JPH0675765A (ja) | 処理速度制御装置 | |
| JPH03242747A (ja) | データ伝送制御装置 | |
| JPH0749793A (ja) | 割込みコントローラ | |
| JPH087692B2 (ja) | 仮想計算機システムにおけるタイマ制御方式 | |
| JPS6191734A (ja) | プログラムのデバグ方式 | |
| JPS61294582A (ja) | 演算装置 | |
| JPS58140851A (ja) | プログラムイベント記録方式 |