JPS6126090B2 - - Google Patents
Info
- Publication number
- JPS6126090B2 JPS6126090B2 JP53096981A JP9698178A JPS6126090B2 JP S6126090 B2 JPS6126090 B2 JP S6126090B2 JP 53096981 A JP53096981 A JP 53096981A JP 9698178 A JP9698178 A JP 9698178A JP S6126090 B2 JPS6126090 B2 JP S6126090B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- program
- instruction
- executed
- interrupt processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
この発明は情報処理装置における割込み処理方
式に関するものである。従来、情報処理装置の制
御は外部装置からの割込み要因があると割込み処
理プログラムに制御が移行し、そこでどの要因で
どの外部装置からの割込みかを判定し、それに見
合つた処理を行なう。外部装置からの割込み要因
にはそれが情報処理装置によつて判定されるまで
外部装置で保持しているものと、外部装置が独自
に発生・解消をするものとがあるが後者のもので
は情報処理装置が割込み要因を取りにいつた時点
では外部装置が独自に割込み要因を解消していて
以下の割込み処理を不要とする場合がある。この
場合、情報処理装置の制御は現在実行中のプログ
ラムから割込み処理プログラムに移りそれを実行
して割込みの要因を取りこみ、以下の割込み処理
が不要と判定するが、この間の命令実行時間が無
駄となり情報処理装置の性能が著しく低下する。
式に関するものである。従来、情報処理装置の制
御は外部装置からの割込み要因があると割込み処
理プログラムに制御が移行し、そこでどの要因で
どの外部装置からの割込みかを判定し、それに見
合つた処理を行なう。外部装置からの割込み要因
にはそれが情報処理装置によつて判定されるまで
外部装置で保持しているものと、外部装置が独自
に発生・解消をするものとがあるが後者のもので
は情報処理装置が割込み要因を取りにいつた時点
では外部装置が独自に割込み要因を解消していて
以下の割込み処理を不要とする場合がある。この
場合、情報処理装置の制御は現在実行中のプログ
ラムから割込み処理プログラムに移りそれを実行
して割込みの要因を取りこみ、以下の割込み処理
が不要と判定するが、この間の命令実行時間が無
駄となり情報処理装置の性能が著しく低下する。
この発明は前述した従来の欠点を解決するた
め、割込み要因があるとすぐに割込み処理プログ
ラムに制御を移行するのではなく擬似割込み要因
取り込み動作によつて前もつて割込み要因がどの
外部装置からのものか判定を行ない、前述したよ
うに割込み処理を不要と判定した場合には割込み
処理プログラムに制御を移さず実行中のプログラ
ムの処理を続行することによつて情報処理装置の
性能を向上させることを特徴とした割込み処理方
式である。
め、割込み要因があるとすぐに割込み処理プログ
ラムに制御を移行するのではなく擬似割込み要因
取り込み動作によつて前もつて割込み要因がどの
外部装置からのものか判定を行ない、前述したよ
うに割込み処理を不要と判定した場合には割込み
処理プログラムに制御を移さず実行中のプログラ
ムの処理を続行することによつて情報処理装置の
性能を向上させることを特徴とした割込み処理方
式である。
第１図は入出力割込み（以下Ｉ／Ｏ−ITと略
す。）をこの発明の実施例とした情報処理装置の
構成図で１は中央処理装置（以下CPUと略す。）
２は割込み集中制御装置（以下SFと略す。）３は
チヤネル制御装置（以下CHCと略す。）４は入出
力処理装置（以下IOPと略す。）５は入出力制御
装置（以下IOCと略す。）６は入出力装置（以下
IODと略す。）をそれぞれ示している。
す。）をこの発明の実施例とした情報処理装置の
構成図で１は中央処理装置（以下CPUと略す。）
２は割込み集中制御装置（以下SFと略す。）３は
チヤネル制御装置（以下CHCと略す。）４は入出
力処理装置（以下IOPと略す。）５は入出力制御
装置（以下IOCと略す。）６は入出力装置（以下
IODと略す。）をそれぞれ示している。
第１図に従つてＩ／Ｏ−ITの処理の通常の情
報の流れを説明する。IOD６で発生したＩ／Ｏ−
IT要因はIOC５，IOP４，CHC３を経由してSF
２に知らされる。そこで各々優先順位に従つて
CPU１に入出力割込み信号７として知らされ
る。CPU１は入出力割込み信号７があるとＩ／
Ｏ−IT要因のIOPアドレス、IODアドレスを判定
するライン８を駆動し、IOC５からIOP４，CHC
３経由でそれに対応して送出されてくるＩ／Ｏ−
IT要因に関するIOPアドレス、IODアドレス、条
件コード等の割込み状態情報を取り込む。この割
込み状態情報の中にはIOD６が割込み要因を解消
して無効としたという情報も含まれる。これらの
割込み状態情報をもとにCPU１は割込み処理を
実行するかどうかを判定する。
報の流れを説明する。IOD６で発生したＩ／Ｏ−
IT要因はIOC５，IOP４，CHC３を経由してSF
２に知らされる。そこで各々優先順位に従つて
CPU１に入出力割込み信号７として知らされ
る。CPU１は入出力割込み信号７があるとＩ／
Ｏ−IT要因のIOPアドレス、IODアドレスを判定
するライン８を駆動し、IOC５からIOP４，CHC
３経由でそれに対応して送出されてくるＩ／Ｏ−
IT要因に関するIOPアドレス、IODアドレス、条
件コード等の割込み状態情報を取り込む。この割
込み状態情報の中にはIOD６が割込み要因を解消
して無効としたという情報も含まれる。これらの
割込み状態情報をもとにCPU１は割込み処理を
実行するかどうかを判定する。
第２図は従来の方式によるCPU１のプログラ
ム実行の流れ図で１０は現在実行中のプログラ
ム、１１は割込み処理プログラム、１２は割込み
処理プログラム１１内にある割込み要因に関する
割込み状態情報を得る命令Acknowlege input−
Output interruption（以下AIO命令と略す。）を
それぞれ示している。
ム実行の流れ図で１０は現在実行中のプログラ
ム、１１は割込み処理プログラム、１２は割込み
処理プログラム１１内にある割込み要因に関する
割込み状態情報を得る命令Acknowlege input−
Output interruption（以下AIO命令と略す。）を
それぞれ示している。
第２図の従来の方式ではＩ／Ｏ−ITがあると
現在実行中のプログラム１０の実行されている命
令が割込まれて割込み処理プログラム１１に制御
が移行する。その割込み処理プログラム１１内で
AIO命令１２を実行し、割込み状態情報を取り込
みそのＩ／Ｏ−ITが無効かどうか判定し無効で
あれば必要なあと処理をして割込み処理プログラ
ム１１より抜け出す。従つてＩ／Ｏ−ITが無効
であつたと判定するまでの割込み動作よりAIO命
令実行間の命令実行時間T1が実行していたプロ
グラムの命令実行が割込みによつて行なわれず
T1時間の無駄となり情報処理装置の性能を著し
く低下させることになる。
現在実行中のプログラム１０の実行されている命
令が割込まれて割込み処理プログラム１１に制御
が移行する。その割込み処理プログラム１１内で
AIO命令１２を実行し、割込み状態情報を取り込
みそのＩ／Ｏ−ITが無効かどうか判定し無効で
あれば必要なあと処理をして割込み処理プログラ
ム１１より抜け出す。従つてＩ／Ｏ−ITが無効
であつたと判定するまでの割込み動作よりAIO命
令実行間の命令実行時間T1が実行していたプロ
グラムの命令実行が割込みによつて行なわれず
T1時間の無駄となり情報処理装置の性能を著し
く低下させることになる。
第３図はこの発明を用いた方式によるCPU１
のプログラム実行の流れ図で、１３は割込みプロ
グラムの実行に先立つて実行される擬似AIO命令
動作（以下Ｐ−AIO動作と略す。）を示す。
のプログラム実行の流れ図で、１３は割込みプロ
グラムの実行に先立つて実行される擬似AIO命令
動作（以下Ｐ−AIO動作と略す。）を示す。
第３図のこの発明の実施例による方式では
CPU１はＩ／Ｏ−ITがあると現在実行中のプロ
グラム１０の命令の区切りのところでＰ−AIO動
作１３を実行し、前述したＩ／Ｏ−ITの割込み
状態情報を取り込み、それが無効かどうかを判定
し無効であればそのまま現在実行中のプログラム
１０の命令を続行し、無効でなければ割込みを発
生し、実行中のプログラム１０に割込んで割込み
処理プログラム１１に制御を移行する。さらにそ
の割込み処理プログラム１１内でのAIO命令１２
の実行は以前にＰ−AIO動作１３が行なわれてい
たら、再びIOC６からＩ／Ｏ−ITの割込み状態情
報を取り込むことなくAIO命令１２はＰ−AIO動
作１３で取り込んだＩ／Ｏ−ITの割込み状態情
報をそのまま使用し、それ以下の命令の実行に移
ることによつてＰ−AIO動作１３とAIO命令１２
で重複してＩ／Ｏ−ITの割込み状態情報を取り
込む時間的無駄をなくしている。
CPU１はＩ／Ｏ−ITがあると現在実行中のプロ
グラム１０の命令の区切りのところでＰ−AIO動
作１３を実行し、前述したＩ／Ｏ−ITの割込み
状態情報を取り込み、それが無効かどうかを判定
し無効であればそのまま現在実行中のプログラム
１０の命令を続行し、無効でなければ割込みを発
生し、実行中のプログラム１０に割込んで割込み
処理プログラム１１に制御を移行する。さらにそ
の割込み処理プログラム１１内でのAIO命令１２
の実行は以前にＰ−AIO動作１３が行なわれてい
たら、再びIOC６からＩ／Ｏ−ITの割込み状態情
報を取り込むことなくAIO命令１２はＰ−AIO動
作１３で取り込んだＩ／Ｏ−ITの割込み状態情
報をそのまま使用し、それ以下の命令の実行に移
ることによつてＰ−AIO動作１３とAIO命令１２
で重複してＩ／Ｏ−ITの割込み状態情報を取り
込む時間的無駄をなくしている。
従つてＩ／Ｏ−ITの割込み状態情報からＩ／
OITが無効であると判定するまでの時間T2は従
来の方式に比べて著しく短縮される。
OITが無効であると判定するまでの時間T2は従
来の方式に比べて著しく短縮される。
以上のように従来方式とこの発明による方式を
比べると明らかなように、この発明による方式で
は無効となつたＩ／Ｏ−ITについては現在実行
中のプログラム１０は割り込まれることなく命令
実行が続行され、時間T1−T2が現在実行中のプ
ログラムの実行に使用出来るので情報処理装置の
性能が著しく向上する。
比べると明らかなように、この発明による方式で
は無効となつたＩ／Ｏ−ITについては現在実行
中のプログラム１０は割り込まれることなく命令
実行が続行され、時間T1−T2が現在実行中のプ
ログラムの実行に使用出来るので情報処理装置の
性能が著しく向上する。
第１図は入出力割込みをこの発明の実施例とし
た構成図、第２図は従来の方式による中央処理装
置のプログラムの流れ図、第３図はこの発明を用
いた方式による中央処理装置のプログラムの流れ
図を示す。 図中、９……割込み要因が解消され無効になつ
たという状態情報を生成する回路、１２……AIO
命令、１３……Ｐ−AIO動作であり、なお図中同
一符号は同一又は相当部分を示す。
た構成図、第２図は従来の方式による中央処理装
置のプログラムの流れ図、第３図はこの発明を用
いた方式による中央処理装置のプログラムの流れ
図を示す。 図中、９……割込み要因が解消され無効になつ
たという状態情報を生成する回路、１２……AIO
命令、１３……Ｐ−AIO動作であり、なお図中同
一符号は同一又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ 中央処理装置の割込み処理プログラム１１内
に在る、外部装置６が割込み要因を解消して無効
とした情報を含む割込み状態情報命令１２により
割込み処理を行う方式において、 前記割込み処理プログラムの実行に先立つて前
記割込み状態情報命令の擬似命令１３を実行する
ことを特徴とする割込み処理方式。 ２ 前記擬似命令を実行して、前記外部装置が無
効状態にあるとき前記中央処理装置において現在
実行中のプログラムを続行し、無効状態でなけれ
ば割込みを発生する特許請求の範囲第１項に記載
の割込み処理方式。 ３ 前記擬似命令実行により割込みが発生したと
きは、再び前記割込み状態情報命令を実行しない
特許請求の範囲第２項に記載の割込み処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9698178A JPS5525113A (en) | 1978-08-09 | 1978-08-09 | Interruption processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9698178A JPS5525113A (en) | 1978-08-09 | 1978-08-09 | Interruption processing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5525113A JPS5525113A (en) | 1980-02-22 |
| JPS6126090B2 true JPS6126090B2 (ja) | 1986-06-19 |
Family
ID=14179381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9698178A Granted JPS5525113A (en) | 1978-08-09 | 1978-08-09 | Interruption processing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5525113A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61216072A (ja) * | 1985-02-20 | 1986-09-25 | Fujitsu Ltd | 割込み制御方式 |
| JP2560312B2 (ja) * | 1987-02-25 | 1996-12-04 | 日本電気株式会社 | 情報処理システム |
| JPH03163629A (ja) * | 1989-11-22 | 1991-07-15 | Agency Of Ind Science & Technol | 割込み要因の解析により発生された擬似割込みによる割込み処理方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5250652A (en) * | 1975-10-22 | 1977-04-22 | Hitachi Ltd | Channel control device |
-
1978
- 1978-08-09 JP JP9698178A patent/JPS5525113A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5525113A (en) | 1980-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0430053B2 (ja) | ||
| JPS6126090B2 (ja) | ||
| JP4140286B2 (ja) | 計算機システム | |
| JPH0430245A (ja) | マルチプロセッサ制御方式 | |
| JPH0418655A (ja) | データ処理装置 | |
| JPH04239924A (ja) | 障害処理方式 | |
| JPH05233576A (ja) | 二重システム | |
| JPH08329026A (ja) | ２重化プロセッサシステム | |
| JPS58189746A (ja) | 処理装置 | |
| JPS6228841A (ja) | 入出力処理装置 | |
| JPH053017B2 (ja) | ||
| JPH0212531A (ja) | 仮想計算機の割込み制御方式 | |
| JP2975094B2 (ja) | Ｉ／ｏ装置の制御装置 | |
| JPH02236656A (ja) | マルチプロセッサシステム | |
| JPS62279430A (ja) | 情報処理装置 | |
| JPS644210B2 (ja) | ||
| JPS63118949A (ja) | 情報処理装置 | |
| JPH0275030A (ja) | 仮想計算機の入出力制御方式 | |
| JPS62174855A (ja) | バス切替え方式 | |
| JPH03102530A (ja) | 割り込み処理の制御方法 | |
| JPS61145617A (ja) | 電源切断回路 | |
| JPH0150936B2 (ja) | ||
| JPS6316336A (ja) | タスク切り替え制御機構を備える情報処理装置 | |
| JPS6325736A (ja) | 仮想計算機システムにおける割込み制御方式 | |
| JPH0155498B2 (ja) |