JPH01219932A - バンク切換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、バンク切換えを行ってメモリのアドレス空
間を拡張するバンク切換装置に関する。

〈従来の技術〉 １６ビツト以上のＣＰＵ（中央処理装置）では、扱える
メモリ空間も広く、ＭＭＵ（メモリ管理ユニット）を内
蔵したりＭＭＵチップを外付けしたりすることにより、
リロケーション方式によってメモリ空間の拡張や管理を
容易に行うことができる。一方、８ビツトＣＰＵではＣ
ＰＵの能力に制限があるためリロケーション方式によっ
て大容量メモリを有するシステムを作ることができない
。

しかしながら、８ビツトＣＰＵではメモリ空間（論理ア
ドレス空間）には６４にバイトと制約があり、８ビツト
ＣＰＵで大容量メモリを扱うシステムでは何らかの手段
によりメモリ空間（物理アドレス空間）を拡張する必要
がある。

従来、８ビツトＣＰＵを用いたシステムでは、バンク切
換えによるメモリ管理を内蔵したものはない。したがっ
てユーザが、個別に標準ロジックまたはゲートアレイに
よるバンク切換ロジックを１１０（入出力）ボートを介
してＣＰＵの外部に付加することにより、物理アドレス
空間を拡張するようにしている。しかも、その場合１つ
の固定した領域のバンク切換えのみを行うことが多い。

−方、８ビツトＣＰＵにリロケーション方式によるメモ
リ管理機能を内蔵したものもあるが、その場合は従来の
８ビツトＣＰＵの開発ツールが使えない等の問題点があ
る。

また、メモリ側にバンク切換え機能を内蔵したもの（マ
スクＲＯＭ）もあるが、バンクアドレスが固定されてい
るため特殊な使用方法のみに制限される。

〈発明が解決しようとする課題〉 上述のように、従来８ビツトＣＰＵに対して種々のメモ
リ空間の拡張が行われている。しカルながら、いずれも
次に示すような問題点がある。すなわち、 ！、ユーザ自身がＣＰＵの外部にバンク切換えのロジッ
クを付加する場合には、ユーザ自身がメモリ管理用ロジ
ックを設計しなければならない。また、ＣＰｔＪに対す
る外付は回路が必要となる。

２、リロケーション方式によるメモリ管理では、同一命
令体系のＣＰＵでも従来の開発ツールが使えない。

３、メモリ側にバンク切換え機能を内蔵したものでは、
バンクアドレスが固定されているため、バンク切換えア
ドレスを指定できない。また、任意のアドレス領域だけ
をバンクに展開することができない。

４、本格的なＭＭＵでは、指定以外のアドレスをアクセ
スした場合にはトラップ等を発生して複雑な処理を必要
とする。

５、ＤＭＡ（ダイレクト・メモリ・アクセス）等ＣＰＵ
以外にアドレスバス使用権をもつもの（以下、パスリク
エスタと言う）が複数個存在するシステムの場合、上述
のようにＣＰＵによる１つの固定した領域でのバンク展
ｏｎでは、ＣＰＵがアクセスするバンク以外のバンクを
ＤＭＡ等のパスリクエスタがアクセスすることができな
い。すなわち、ＣＰＵのメモリ・アクセスとバスリクエ
スタのメモリ・アクセスは独立しているにもかかわらず
、バスリクエスタはＣＰＵが指定したバンクしかアクセ
スできない。逆にＣＰＵは不用意にバンクを切換えるこ
とができない。

等の問題がある。

そこで、この発明の目的は、ＣＰＵ側にバンク切換えに
よるメモリ管理機能を内蔵し、バンク切換えアドレスを
指定するためのレジスタを設けることにより、８ビツト
ＣＰＵにおいても任意のアドレス領域のみを特定してバ
ンク切換えを行ってメモリのアドレス空間を拡張するこ
とが可能なバンク切換装置を提供することにある。

く課題を解決するための手段〉 上記目的を達成するため、この発明は、メモリの限られ
た論理アドレス空間をより大きい物理アドレス空間へ拡
張するバンク切換装置であって、バンク切換を行うアド
レス領域を指定するアドレスデータを格納するブロック
レジスタと、上記ブロックレジスタに格納されたアドレ
スデータによって指定されたアドレス領域を拡張するバ
ンクを指定するバンク番号を格納するバンクレジスタと
、アドレスアクセス手段によって下位アドレスラインに
出力されるアドレスデータと、上記ブロックレジスタに
格納されたアドレスデータとが一致した場合に一致信号
を出力する一致検出回路と、上記一致検出回路から出力
される一致信号に基づいて、上記アドレスアクセス手段
がらのアドレスデータと上記ブロックレジスタからのア
ドレスデータとが一致したときには、上記バンクレジス
タに格納されたバンク番号を拡張アドレスラインに出力
する一方、一致しないときには、アドレス領域を拡張し
ないことを表わすバンク番１号を上記拡張アドレスライ
ンに出力する制御回路を備えたことを特徴としている。

〈作用〉 バンク切換を行うアドレス領域を指定するアドレスデー
タがブロックレジスタに予め格納され、上記ブロックレ
ジスタに格納されたアドレスデータによって指定された
アドレス領域を拡張するバンクを指定するバンク番号が
バンクレジスタに予め格納される。

そうすると、一致検出回路はアドレスアクセス手段によ
って下位アドレスラインに出力されるアドレスデータと
、上記ブロックレジスタに予め格納されたアドレスデー
タとが一致した場合に一致信号を出力する。そして、上
記一致検出回路から出力される二致信号に基づいて、上
記アドレスアクセス手段からのアドレスデータと上記ブ
ロックレジスタからのアドレスデータとが一致したとき
には、上記バンクレジスタに格納されたバンク番号が制
御回路によって拡張アドレスラインに出力される一方、
一致しないときには、アドレス領域を拡張しないことを
表わすバンク番号が上記制御回路によって上記拡張アド
レスラインに出力される。

したがって、ブロックレジスタで任意のアドレス領域の
みを特定してバンク切換えを行うことができる。

〈実施例〉 以下、この発明を図示の実施例により詳細に説明する。

第１図はこの発明による論理アドレス空間から物理アド
レス空間への拡張例を示したものである。

ＣＰＵの本来の論理アドレス空間はバンクＯのブロック
方向（縦方向）の限られたメモリ領域であるが、この発
明により任意のバンク切換え指定領域（ブロック）をバ
ンク方向（横方向）に展開できる。

第２図はこの発明のバンク切換装置の一実施例を示すブ
ロック図である。このバンク切換装置はＣＰＵＩ２．ブ
ロックレジスタ１３．バンクレジスタ１４．一致検出回
路１５および制御回路１６を１チツプ１１の中に内蔵し
ている。

上記ブロックレジスタ１３はバンク切換えを行うブロッ
クのアドレス領域を指定するレジスタであり、バンクレ
ジスタ１４はブロックレジスタ１３で指定した領域を拡
張するバンクのバンク番号を指定するレジスタである。

上記構成のバンク切換装置は、バンク切換えを行うブロ
ックのアドレス領域を指定するために予めＣＰＵ１２よ
り出力されるアドレスデータをブロックレジスタ１３に
格納し、拡張するバンクを指定するために予めＣＰＵ１
２より出力されるバンク番号をバンクレジスタ１４に格
納しておく。

そして、ＣＰＵ１２がアドレスをア・クセスする際にＣ
ＰＵ１２から出力されたアクセスアドレスデータと、ブ
ロックレジスタ１３に予め格納して指定されたアドレス
データとの一致性が、一致検出回路１５によって検査さ
れる。その結果、ＣＰＵＩ２から出力されたアクセスア
ドレスデータとブロックレジスタ１３からのアドレスデ
ータの一致を検出した場合は、一致検出回路１５から出
力される一致信号に基づいて、制御回路Ｉ６はバンクレ
ジスタ１４に格納して指定されたバンク番号を拡張アド
レスラインに出力する。一方、ＣＰＵＩ２のアクセスア
ドレスデータがブロックレジスタ１３に格納して指定さ
れたアドレスデータと一致しない場合は一致検出回路１
５は一致信号を出力しない。そして、バンクレジスタ１
４からのバンク番号の出力を禁止し、制御回路１６はバ
ンク０を拡張アドレスラインに出力する。

したがって、ＣＰＵ１２に特別な外付けのバンク切換ロ
ジックを付加することなく、メモリのアドレス空間を拡
張することができ、しかも任意の領域を指定して拡張す
ることができ、拡張を希望しない領域はそのままもとの
論理アドレス空間をアクセスすることが可能となる。

第３図はこの発明のバンク切換装置の第２の実施例を示
すブロック図であり、！チップ２１の中に内蔵されてい
る。第１ブロツクレジスタ２３１はバンク切換えを行う
ブロックのアドレス領域を格納するレジスタであり、第
１バンクレジスタ２３２は第１ブロツクレジスタ２３１
に格納して指定した領域を拡張するバンクのバンク番号
を格納するレジスタである。

予め、バンク切換えを行うアドレス領域を指定するため
にＣＰＵ２２から出力されるアドレスデータを第１ブロ
ツクレジスタ２３１に格納し、拡張するバンクを指定す
るためにＣＰＵ２２から出力されるバンク番号を第１バ
ンクレジスタ２３２に格納しておく。そうすると、ＣＰ
Ｕ２２または図示しないＤＭＡ等のパスリクエスタが該
当アドレスをアクセスした際に、第１一致検出回路２３
３はＣＰＵ２２またはパスリクエスタからのアクセスア
ドレスデータと第１ブロツクレジスタ２３１からのアド
レスデータとの一致を検出し、第１バンクレジスタ２３
２で指定したバンク番号を第１制御回路２３４によりマ
ルチプレクサ２５へ出力する。また、一致を検出しない
ときは、第１制御回路２３４によりバンク０をマルチプ
レクサ２５へ出力する。

一方、上述の第１ブロックレジスタ２３１．第１バンク
レジスタ２３２．第１一致検出回路お上び第１制御回路
２３４から成る第１バンク切換機能ブロック２３と同様
に、第２ブロツクレジスタ２４１、第２バンクレジスタ
２４２．第２一致検出回路２４３および第２制御回路２
３４から成る第２バンク切換機能ブロック２４を設け、
上述と同様にして第２制御回路２４４から出力されろバ
ンク番号と第１制御回路２３４から出力されるバンク番
号とをマルチプレクサ２５によりマルチプレックスして
拡張アドレスラインへ出力する。

上記第２実施例のバンク切換装置は、第１バンク切換機
能ブロック２３と第２バンク切換機能ブロック２４の２
つのバンク切換機能ブロックを有しているので、例えば
第１バンク切換機能ブロックでＣＰＵ２２用のバンク切
換えを行うアドレス領域および拡張するバンク番号を指
定し、第２バンク切換機能ブロックでパスリクエスタ用
のバンク切換えを行うアドレス領域および拡張するバン
ク番号を指定することができる。したがって、ＣＰＵ２
２からのアクセスアドレスデータに基づいて第１制御回
路２３４からＣＰＵ２２がアクセスするバンク番号が出
力される。一方、下位アドレスバス２６を通って人力さ
れるパスリクエスタからのアクセスアドレスデータに基
づいて第２制御回路２４４からパスリクエスタがアクセ
スするバンク番号が出力される。すなわち、パスリクエ
スタはＣＰＵ２２と独立して別のバンクをアクセスする
ことができるのである。

上記第２実施例においてはバンク切換機能ブロックを二
つ設けているが、この発明はこれに限定されるものでは
なく、パスリクエスタの数に応じて任意の数だけ設けて
もよい。

〈発明の効果〉 以上より明らかなように、この発明は、ブロックレジス
タにバンク切換を行うアドレス領域を指定するアドレス
データを予め格納し、バンクレジスタに上記アドレス領
域を拡張するバンクを指定するバンク番号を予め格納し
、アドレスアクセス手段からのアドレスデータと上記ブ
ロックレジスタからのアドレスデータとが一致したとき
に、上記バンクレジスタに格納されたバンク番号を制御
回路によって拡張アドレスラインに出力するようにした
ので、８ビツトＣＰＵに用いてもＣＰＵ外部にバンク切
換ロジックを付加することなく、任意のアドレス領域の
みを指定してバンク切換えを行ってメモリのアドレス空
間を拡張することができる。

【図面の簡単な説明】

第１図はこの発明による論理アドレス空間から物理アド
レス空間への拡張の説明図、第２図はこの発明のバンク
切換装置の一実流例を示すブロック図、第３図は上記実
施例とは異なる第２の実施例を示すブロック図である。 １２．２２・・・ＣＰＵ。 １３．２３１，２４１・・・ブロックレジスタ、１４．
２３２．２４２・・・バンクレジスタ、１５．２３３，
２４３・・・一致検出回路、１６．２３４．２４４・・
・制御回路、２５・・・マルチプレクサ。

Claims (1)

【特許請求の範囲】
1. （１）メモリの限られた論理アドレス空間をより大きい
   物理アドレス空間へ拡張するバンク切換装置であつて、 バンク切換を行うアドレス領域を指定するアドレスデー
   タを格納するブロックレジスタと、上記ブロックレジス
   タに格納されたアドレスデータによって指定されたアド
   レス領域を拡張するバンクを指定するバンク番号を格納
   するバンクレジスタと、 アドレスアクセス手段によって下位アドレスラインに出
   力されるアドレスデータと、上記ブロックレジスタに格
   納されたアドレスデータとが一致した場合に一致信号を
   出力する一致検出回路と、上記一致検出回路から出力さ
   れる一致信号に基づいて、上記アドレスアクセス手段か
   らのアドレスデータと上記ブロックレジスタからのアド
   レスデータとが一致したときには、上記バンクレジスタ
   に格納されたバンク番号を拡張アドレスラインに出力す
   る一方、一致しないときには、アドレス領域を拡張しな
   いことを表わすバンク番号を上記拡張アドレスラインに
   出力する制御回路を備えたことを特徴とするバンク切換
   装置。