JPH0282518A - 半導体単結晶層の製造方法 - Google Patents

半導体単結晶層の製造方法

Info

Publication number
JPH0282518A
JPH0282518A JP23345388A JP23345388A JPH0282518A JP H0282518 A JPH0282518 A JP H0282518A JP 23345388 A JP23345388 A JP 23345388A JP 23345388 A JP23345388 A JP 23345388A JP H0282518 A JPH0282518 A JP H0282518A
Authority
JP
Japan
Prior art keywords
film
silicon
single crystal
thin film
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23345388A
Other languages
English (en)
Inventor
Shigeru Kanbayashi
神林 茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP23345388A priority Critical patent/JPH0282518A/ja
Publication of JPH0282518A publication Critical patent/JPH0282518A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、絶縁膜上に半導体単結晶層を形成する技術に
係わり、特に薄い膜厚(厚さ4000Å以下)の半導体
単結晶層の製造方法に関する。
(従来の技術) 従来、S OI (Sllicon On In5ul
ator)等の半導体単結晶層を製造するには、第4図
に示す如くシリコン基板40上の絶縁膜41上に堆積さ
れた多結晶シリコン膜43をエネルギービーム46の走
査により溶融し、シリコン基板40を種結晶として横方
向エピタキシャル成長によりシリコン膜43を単結晶化
する方法が行われている。この際、シリコン単結晶層4
7の均一性を確保するため、多結晶シリコン膜43は一
般に6000Å以上の膜厚に形成されている。また、多
結晶シリコン膜43の上には、シリコンの蒸発等を防止
するために保護絶縁膜45が形成されている。
一方、素子形成に際しては半導体単結晶層の膜厚が薄い
ほど素子の特性が向上するため、従来は一旦形成した6
000Å以上の単結晶層をエツチングにより薄くしてい
る。しかし、エツチングによる方法では膜厚の制御が困
難であり、またエツチングによるダメージによって素子
特性が劣化する問題がある。
素子特性の向上が期待できる4000Å以下の単結晶層
を得る方法として、初めから4000Å以下のシリコン
薄膜を再結晶化する方法が、膜厚の均一性が保たれ、ま
た後から結晶欠陥を生じさせない等の点から好ましい。
しかし、エネルギービームにより多結晶シリコン膜を溶
融再結晶化する際、溶融シリコンが4000Å以下であ
ると、表面張力等による溶融シリコンの凝集が起こり易
くなる。このため、溶融シリコンが剥離することがあり
、横方向エピタキシャル結晶成長を連続的に継続させる
ことが困難になるという問題が生じる。
(発明が解決しようとする課題) このように従来、絶縁膜上にシリコン単結晶層を製造す
る場合、再結晶化前のシリコン薄膜が薄くなると、溶融
シリコンの凝集等によりシリコン層が剥離する問題があ
り、絶縁膜上に薄い(4000Å以下の)シリコン単結
晶層を製造することは困難であった。
本発明は、上記事情を考慮してなされたもので、[発明
の構成] (課題を解決するための手段) 本発明の骨子は、単結晶化すべきシリコン薄膜を帯状に
分離し絶縁膜による保持力を増強させることにより、シ
リコンを凝集させることなくエネルギービームで溶融・
再結晶化することにある。
即ち本発明は、シリコン基板上に層間絶縁膜を介して堆
積された多結晶若しくは非晶質のシリコン薄膜を、電子
ビーム等のエネルギービームの走査により溶融再結晶化
する半導体単結晶層の製造方法において、前記エネルギ
ービームの走査による溶融再結晶化工程の前に、前記シ
リコン薄膜にビーム走査方向と平行な方向に溝を形成し
て該薄膜を帯状に分離し、該溝内及びシリコン薄膜上に
保護絶縁膜を形成するようにした方法である。
(作 用) シリコン薄膜を単結晶化する際、広い面積の薄膜をエネ
ルギービームにより溶融すると、6000Å以下の膜厚
のシリコン薄膜は表面張力等により凝集し易くなる。本
発明では、シリコン薄膜に溝−夕とし、従来方法で電子
ビームの走査によりシフコン単結晶層を形成した場合の
良品率を示す特性図である。良品率とは製造されたシリ
コン単結晶層上に所定の素子を形成し、その素子が許容
性能以上を発揮する割合である。この図から、膜厚が6
000Å以下となると良品率が低下し、膜厚4000Å
以下では良品率が極めて低くなっているのが判る。この
良品率の低下は、シリコンの凝集により横方向エピタキ
シャル成長が途切れることに起因する。なお、電子ビー
ムの各種条件を変えても上記特性曲線は僅かに左右にス
ライドするのみで、特性曲線の形状は殆ど変化しない。
また、いずれにしても膜厚4000Å以下では良品率が
極めて低いたシリコン薄膜間の間隔を、シリコンを溶融
するときの熱的条件を変化させることが少ない2μm以
下の隙間とすることにより、4000Å以下のシリコン
薄膜の単結晶化を、6000Å以上のシリコン薄膜の単
結晶化と同様に安定して行うことができる。
第3図(a)は多結晶シリコン膜の膜厚をパラメくなる
に伴い良品率が低下し、50μm以上では従来方法と余
り差異がない。しかし、幅が30μm以下では1009
6近い良品率を示しているのが判る。
従って本発明は、特に膜厚4000Å以下のシリコン薄
膜の溶融再結晶化に有効であり、分離するシリコン薄膜
の幅は30μm以下であるのが望ましい。
(実施例) 以下、本発明の詳細を図示の実施例によって説明する。
第1図は本発明の一実施例方法を説明するための試料構
造を示す断面図である。この試料を形成するには、まず
面方位(100)の単結晶シリコン基板10上にCVD
法により厚さ2μmの5in2膜(層間絶縁膜)11を
堆積し、このSt、2膜11に再結晶化時のシードとな
る開口部12を弗化アンモニウム水溶液により形成する
。次いで、シラン(SiH4)の熱分解を用いたCVD
法により、5in2膜11上及び開口部12内に厚さ 
0.4μmの多結晶シリコン膜(シリコン薄膜)13を
堆積する。次いで、反応性イオンエツチングを用いてシ
リコン膜13に溝14を形成し、多結晶シリコン膜13
を幅30μm以下(例えば20μm)、間隔2μm程度
のストライブに分離する。さらに、この上に保護絶縁膜
として厚さ0.5μmの5in2膜15を形成すること
により実現される。
この試料に、電子ビーム(エネルギービー、ム)16を
図の矢印方向に走査すると、ストライブ状に分離された
多結晶シリコン膜13は溶融・再結晶化し、これにより
シリコン単結晶層17が形成される。このとき、溶融シ
リコンの凝集は起こらず安定して、開口部12から横方
向エピタキシャル成長を継続して行うことが可能であっ
た。
電子ビーム16としては、点状ビームを走査方向と直交
する方向に高速偏向した疑似線状ビームを用いた(T、
Hamasaki et al、、J、Appl、Ph
ys、59(1986)2971. ) 、即ち、38
MHzの振幅変調した正弦波により半値幅約150μm
のスポットビームを一方向に高速偏向することにより、
スポットビームを長さ約5■に疑似的に線状化し、振幅
変調には周波数10KHzで線状化ビームの長さ方向強
度分布を均一化するために計算機制御された波形を持つ
変調波を用いた。この線状化された電子ビームをビーム
加速電圧12KV、  ビーム電流9.5mA 、走査
速度100+ua/sで線状化ビームと直角な方向に走
査した。
このようにして多結晶シリコン膜13を単結晶化した後
、10%弗酸により最上層の5i02膜15を除去した
。このとき、この再結晶化したシリコン単結晶層17の
下の5in2膜11はエツチングされず、膜厚0.4μ
mのシリコン単結晶層17を得ることができた。なお、
多結晶シリコン膜13として3000人、 2000人
、 1000人の膜厚を用いても、略同様の結果を得る
ことができた。
かくして本実施例方法によれば、多結晶シリコン膜13
に溝14を設は波膜13を帯状に分離し、それぞれの帯
状シリコン膜13を5i02膜15で保持しているので
、電子ビーム照射による溶融の際にシリコンの凝集が生
じることはない。従って、4000Å以下の薄い多結晶
シリコン膜であっても6000Å以上のシリコン膜と同
様に安定に単結晶化することができる。また、単結晶化
後に膜厚を薄くするためのエツチングを行う従来方法と
比較して、シリコン単結晶層の膜厚の均一性が良好とな
り、さらにエツチングによるダメージもない等の利点が
ある。
第2図は本発明の他の実施例方法を説明するための断面
図である。なお、第1図と同一部分には同一符号を付し
て、その詳しい説明は省略する。
この実施例が先に説明した実施例と異なる点は、シリコ
ン薄膜に形成する溝のパターンにある。即ち、多結晶シ
リコン膜13には、基本的にはビーム走査方向と平行な
溝24が形成され、この溝24は一部蛇行して形成され
いる。これにより、帯状に分離されたシリコン膜13は
不規則な幅の連続したパターンとなっている。
このような試料を先の実施例と同様にビームアニールし
たところ、シリコンの凝集が生じることもなく多結晶シ
リコン膜13を安定して単結晶化することができた。従
って、本実施例によっても先の実施例と同様の効果が得
られる。また本実施例では、再結晶化されたシリコン単
結晶層17に後に形成する素子の占有面積等に応じて、
多結晶シリコン膜13の分離パターンを決定することに
より、チップ面積の有効利用をはかることも可能である
なお、本発明は上述した各実施例に限定されるは、電子
ビームの代わりに光ビームを用いることも可能である。
また、層間絶縁膜や保護絶縁膜としてはシリコン酸化膜
の代わりにシリコン窒化膜を用いることもできる。さら
に、絶縁膜のエツチングには弗酸の代わりに熱燐酸等を
用いることが可能である。その他、本発明の要旨を逸脱
しない範囲で、種々変形して実施することができる。
[発明の効果] 以上詳述したように本発明によれば、単結晶化すべきシ
リコン薄膜を帯状に分離し絶縁膜による保持力を増強さ
せることにより、シリコンを凝集させることな(エネル
ギービームで均一に溶融・再結晶化することができる。
従って、絶縁膜上に薄い(4000Å以下の)シリコン
単結晶層を製造することができ、素子時性向上等に寄与
することが可能となる。
【図面の簡単な説明】
第1図は本発明の一実施例方法を説明するための試料構
造を示す断面図、第2図は本発明の他の実施例方法を説
明するための断面図、第3図はリコン膜(シリコン薄膜
)  14.24・・・溝、15・・・5in2膜(保
護絶縁膜)、16・・・電子ビーム、17・・・シリコ
ン単結晶層。

Claims (3)

    【特許請求の範囲】
  1. (1)シリコン基板上に層間絶縁膜を介して堆積された
    多結晶若しくは非晶質のシリコン薄膜を、エネルギービ
    ームの走査により溶融再結晶化する半導体単結晶層の製
    造方法において、 前記溶融再結晶化する工程の前に、前記シリコン薄膜に
    ビーム走査方向と平行な方向に溝を形成して該薄膜を帯
    状に分離し、該溝内及びシリコン薄膜上に保護絶縁膜を
    形成することを特徴とする半導体単結晶層の製造方法。
  2. (2)前記シリコン薄膜の厚さを4000Å以下に設定
    し、前記帯状に分離された個々のシリコン薄膜の幅を3
    0μm以下、間隔を2μm以下に設定したことを特徴と
    する請求項1記載の半導体単結晶層の製造方法。
  3. (3)前記エネルギービームとして、疑似線状電子ビー
    ムを用いたことを特徴とする請求項1記載の半導体単結
    晶層の製造方法。
JP23345388A 1988-09-20 1988-09-20 半導体単結晶層の製造方法 Pending JPH0282518A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23345388A JPH0282518A (ja) 1988-09-20 1988-09-20 半導体単結晶層の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23345388A JPH0282518A (ja) 1988-09-20 1988-09-20 半導体単結晶層の製造方法

Publications (1)

Publication Number Publication Date
JPH0282518A true JPH0282518A (ja) 1990-03-23

Family

ID=16955276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23345388A Pending JPH0282518A (ja) 1988-09-20 1988-09-20 半導体単結晶層の製造方法

Country Status (1)

Country Link
JP (1) JPH0282518A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57166397A (en) * 1981-03-31 1982-10-13 Fujitsu Ltd Converting method of silicon wafer into single crystal
JPS6058611A (ja) * 1983-09-12 1985-04-04 Sony Corp 半導体薄膜の結晶化方法
JPS60183718A (ja) * 1984-03-02 1985-09-19 Sony Corp 半導体薄膜の結晶化方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57166397A (en) * 1981-03-31 1982-10-13 Fujitsu Ltd Converting method of silicon wafer into single crystal
JPS6058611A (ja) * 1983-09-12 1985-04-04 Sony Corp 半導体薄膜の結晶化方法
JPS60183718A (ja) * 1984-03-02 1985-09-19 Sony Corp 半導体薄膜の結晶化方法

Similar Documents

Publication Publication Date Title
EP0235819B1 (en) Process for producing single crystal semiconductor layer
US4592799A (en) Method of recrystallizing a polycrystalline, amorphous or small grain material
JPH0732124B2 (ja) 半導体装置の製造方法
JPH0476490B2 (ja)
JPS6115319A (ja) 半導体装置の製造方法
JPH0282518A (ja) 半導体単結晶層の製造方法
JPH04214615A (ja) 半導体デバイスの製造方法
JPH0517693B2 (ja)
JPS6159820A (ja) 半導体装置の製造方法
JP2892321B2 (ja) 半導体装置及びその製造方法
JPS62179112A (ja) Soi構造形成方法
JPS58139423A (ja) ラテラルエピタキシヤル成長法
JPH0779082B2 (ja) 半導体単結晶層の製造方法
JPH0569076B2 (ja)
JP2978051B2 (ja) 多結晶半導体薄膜の製造方法
JPS5934626A (ja) 半導体膜形成方法
JPS61212012A (ja) Soi構造形成方法
JPH01120807A (ja) 半導体結晶層の製造方法
JP2793241B2 (ja) Soi形成法
JPS6149411A (ja) シリコン膜の単結晶化方法
JPH0525384B2 (ja)
JPS6184825A (ja) 半導体基板の製造方法
JPH0251280A (ja) Pn接合型ダイオード及びその製造方法
JPH0149003B2 (ja)
JPH0793262B2 (ja) 半導体結晶層の製造方法