JPH0283471A - スキャン方式論理回路 - Google Patents
スキャン方式論理回路Info
- Publication number
- JPH0283471A JPH0283471A JP63236903A JP23690388A JPH0283471A JP H0283471 A JPH0283471 A JP H0283471A JP 63236903 A JP63236903 A JP 63236903A JP 23690388 A JP23690388 A JP 23690388A JP H0283471 A JPH0283471 A JP H0283471A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- scan
- flop
- ffs
- flops
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はスキャン方式論理回路に関するものである。
従来の技術
近年、論理回路の大規模化、高集積化に伴い論理回路の
故障検査は著しく困難で時間のかかるものとなりつつあ
る。このためこの種の論理回路には故障検査が容易にな
るように回路の構成にある種の工夫をしてお（ことがあ
る。従来とられてきた方法によると、この種の論理回路
に対しては本来内部記憶素子として存在するフリップフ
ロップを相互に接続してシフトレジスタとしての動作を
加えることにより、フリッププロップを利用して回路内
部の状態を設定したり、外部に読み出すことが可能であ
る。それによって、順序回路を組みαせ回路と同様、容
易に検査することが可能となる。このスキャン方式と呼
ばれる論理回路は第゛３図に示すように、論理回路１内
にある各フリソ、“、１０ツブＦＦ、、ＦＦ２ 、・・
・、ＦＦｏをスキャンラインＳｌ 、 Ｓ２ 、・・・
、Ｓｅで結合することに４よ一ンて構成される。このス
キャン方式論理回路の動作について以下に説明する。ま
ずテスト動作時に外部からシフトクロックを入力し、テ
スト用の信号すなわちスキャンインデータをスキャンラ
インを通して各フリップフロップに設定する。次に通常
の論理動作を実行させ、その結果が各フリップフロップ
に設定された後に、その信号をシフトクロック入力によ
りスキャンアウトデータとして外部へ出力させる。
故障検査は著しく困難で時間のかかるものとなりつつあ
る。このためこの種の論理回路には故障検査が容易にな
るように回路の構成にある種の工夫をしてお（ことがあ
る。従来とられてきた方法によると、この種の論理回路
に対しては本来内部記憶素子として存在するフリップフ
ロップを相互に接続してシフトレジスタとしての動作を
加えることにより、フリッププロップを利用して回路内
部の状態を設定したり、外部に読み出すことが可能であ
る。それによって、順序回路を組みαせ回路と同様、容
易に検査することが可能となる。このスキャン方式と呼
ばれる論理回路は第゛３図に示すように、論理回路１内
にある各フリソ、“、１０ツブＦＦ、、ＦＦ２ 、・・
・、ＦＦｏをスキャンラインＳｌ 、 Ｓ２ 、・・・
、Ｓｅで結合することに４よ一ンて構成される。このス
キャン方式論理回路の動作について以下に説明する。ま
ずテスト動作時に外部からシフトクロックを入力し、テ
スト用の信号すなわちスキャンインデータをスキャンラ
インを通して各フリップフロップに設定する。次に通常
の論理動作を実行させ、その結果が各フリップフロップ
に設定された後に、その信号をシフトクロック入力によ
りスキャンアウトデータとして外部へ出力させる。
発明が解決しようとする課題
スキャン方式をとっていない通常の論理回路をスキャン
方式の論理回路に変換する場合、各フリップフロップを
順次接続しスキャンラインを配線する必要がある。従来
、外部入力端子とあるフリップフロップを結線し次にも
う一つのフリ・ツブフロップを結線し、順次適当なフリ
ップフロップを選んで結線してスキャンラインを配線す
る際、その選択のしかたが無作為であると最後に残った
フリッププロップの出力端子が外部出力端子に結線され
ていなければ、スキャン出力用として新たな外部出力端
子を追加しなければならない。したがって通常動作時に
は使用しない余分な外部端子が増えてしまい回路の修正
が大幅になる場合があった。一方、スキャンラインを複
数本配線する場合、スキャンラインの本数をできるだけ
多くし各スキャンライン上に存在するフリップフロップ
の個数は各スキャンラインどうしでなるべく同一にする
方法をとると、テスト動作時のシフトクロックの回数が
少な（てすみ、入力するテストパターンのレート数が最
小限におさえられ、テスト時間が短縮される。しかし、
フリップフロップを無作為に選んでスキャンラインを配
線する場合、スキャンラインの本数を多（すると上記理
由により通常動作では不必要な外部出力端子が増加して
しまうという欠点があった。
方式の論理回路に変換する場合、各フリップフロップを
順次接続しスキャンラインを配線する必要がある。従来
、外部入力端子とあるフリップフロップを結線し次にも
う一つのフリ・ツブフロップを結線し、順次適当なフリ
ップフロップを選んで結線してスキャンラインを配線す
る際、その選択のしかたが無作為であると最後に残った
フリッププロップの出力端子が外部出力端子に結線され
ていなければ、スキャン出力用として新たな外部出力端
子を追加しなければならない。したがって通常動作時に
は使用しない余分な外部端子が増えてしまい回路の修正
が大幅になる場合があった。一方、スキャンラインを複
数本配線する場合、スキャンラインの本数をできるだけ
多くし各スキャンライン上に存在するフリップフロップ
の個数は各スキャンラインどうしでなるべく同一にする
方法をとると、テスト動作時のシフトクロックの回数が
少な（てすみ、入力するテストパターンのレート数が最
小限におさえられ、テスト時間が短縮される。しかし、
フリップフロップを無作為に選んでスキャンラインを配
線する場合、スキャンラインの本数を多（すると上記理
由により通常動作では不必要な外部出力端子が増加して
しまうという欠点があった。
本発明は上記従来の問題点を解決するもので、スキャン
出力専用の外部出力端子を追加せずに最大限スキャンラ
インの本数を多くし、各スキャンライン上のフリップフ
ロップの個数を一個の差を許してそれぞれ同一にしてス
キャンラインを配線する方式を提供することを目的とす
る。
出力専用の外部出力端子を追加せずに最大限スキャンラ
インの本数を多くし、各スキャンライン上のフリップフ
ロップの個数を一個の差を許してそれぞれ同一にしてス
キャンラインを配線する方式を提供することを目的とす
る。
課題を解決するための手段
この目的は本発明のスキャンライン配線方式をデータ処
理装置上で次のような構成で実現することによって達成
される。
理装置上で次のような構成で実現することによって達成
される。
スキャン方式をとっていない論理回路の接続情報をデー
タ処理装置上でファイルとして作成し、そのファイルか
ら出力端子が直接かあるいは出力バッファのみを介して
、外部出力端子と結線されているフリップフロップを検
索し、そのブリップフロップにつけられた固有名をフリ
ップフロツブ固有名ファイルに登録する。次に論理回路
中のフリップフロップの総数をフリップフロップ固有名
ファイルに登録されているフリップフロップの個数で割
り、その商をＮとすると、適当な外部入力端子と７リツ
プフロツブ固有名ファイルに登録されていない適当なフ
リップフロップを選んで結線し、次に７リツプフロツプ
固有名ファイルに未登録の別のフリップフロップと結線
するというように順次フリップフロップ固有名ファイル
に未登録のフリップフロップを結線してゆき、Ｎ−１個
のフリップフロップを結線し、最後にフリップフロップ
固有名ファイルに登録されているフリップフロップの中
から一つを選んで結線する。
タ処理装置上でファイルとして作成し、そのファイルか
ら出力端子が直接かあるいは出力バッファのみを介して
、外部出力端子と結線されているフリップフロップを検
索し、そのブリップフロップにつけられた固有名をフリ
ップフロツブ固有名ファイルに登録する。次に論理回路
中のフリップフロップの総数をフリップフロップ固有名
ファイルに登録されているフリップフロップの個数で割
り、その商をＮとすると、適当な外部入力端子と７リツ
プフロツブ固有名ファイルに登録されていない適当なフ
リップフロップを選んで結線し、次に７リツプフロツプ
固有名ファイルに未登録の別のフリップフロップと結線
するというように順次フリップフロップ固有名ファイル
に未登録のフリップフロップを結線してゆき、Ｎ−１個
のフリップフロップを結線し、最後にフリップフロップ
固有名ファイルに登録されているフリップフロップの中
から一つを選んで結線する。
作用
これによって、−本のスキャンラインが配線される。以
上の処理を残りのフリップフロップに対して行い、結果
として新たな外部出力端子を追加することなく最大限の
本数のスキャンラインを配線することができる。
上の処理を残りのフリップフロップに対して行い、結果
として新たな外部出力端子を追加することなく最大限の
本数のスキャンラインを配線することができる。
実施例
第１図は本発明の実施例を示す図である。図において１
１はデータ処理装置、１２はスキャン方式をとらない回
路接続情報ファイル、１３は回路接続情報ファイル１２
を入力して出力端子が直接かあるいは出力バッファのみ
を介して、外部出力端子に接続されているフリップフロ
ップの固有名を検索するフリップフロップ固有名検出処
理部、１４はその固有名をフリップフロツブ固有名ファ
イル１５へ登録する処理を行うフリップフロップ固有名
登録処理部、１６は回路接続情報ファイル２を読み込み
フリップフロップ固有名ファイル１５中のフリップフロ
ップ固有名を参照しながら以下に説明する方法でフリッ
プフロップ間を結線してゆき、その結線情報を回路接続
情報ファイル１２に追加して、スキャン方式論理回路に
変換された接続情報ファイル１７を出力するスキャンラ
イン配線処理部である。
１はデータ処理装置、１２はスキャン方式をとらない回
路接続情報ファイル、１３は回路接続情報ファイル１２
を入力して出力端子が直接かあるいは出力バッファのみ
を介して、外部出力端子に接続されているフリップフロ
ップの固有名を検索するフリップフロップ固有名検出処
理部、１４はその固有名をフリップフロツブ固有名ファ
イル１５へ登録する処理を行うフリップフロップ固有名
登録処理部、１６は回路接続情報ファイル２を読み込み
フリップフロップ固有名ファイル１５中のフリップフロ
ップ固有名を参照しながら以下に説明する方法でフリッ
プフロップ間を結線してゆき、その結線情報を回路接続
情報ファイル１２に追加して、スキャン方式論理回路に
変換された接続情報ファイル１７を出力するスキャンラ
イン配線処理部である。
次に、このスキャンライン配線方式の処理内容について
詳しく説明する。スキャンラインの存在しない回路接続
情報ファイル１２からフリップフロップ固有名検出処理
部３によって、出力端子が直接かあるいは出力バッファ
のみを介して外部出力端子と結線されているフリップフ
ロップが検索され、その固有名がフリップフロップ置方
名登録処理部１４によって７リツプ７０ツブ固有名ファ
イル１５へ登録される。次にスキャンライン配線処理部
１６によってスキャンラインの配線された論理回路接続
情報ファイル７を出力するわけであるが、このスキャン
ライン配線処理部１６の行う処理を以下に説明する。
詳しく説明する。スキャンラインの存在しない回路接続
情報ファイル１２からフリップフロップ固有名検出処理
部３によって、出力端子が直接かあるいは出力バッファ
のみを介して外部出力端子と結線されているフリップフ
ロップが検索され、その固有名がフリップフロップ置方
名登録処理部１４によって７リツプ７０ツブ固有名ファ
イル１５へ登録される。次にスキャンライン配線処理部
１６によってスキャンラインの配線された論理回路接続
情報ファイル７を出力するわけであるが、このスキャン
ライン配線処理部１６の行う処理を以下に説明する。
スキャンライン配線処理部１６の処理方式を第２図に示
す。まず、スキャンラインの本数ｅを決定する（■）。
す。まず、スキャンラインの本数ｅを決定する（■）。
入力端子数ｉがフリップフロップ固有名ファイルに登録
されているフリップフロップの個数ｍに等しいかまたは
多いとき、スキャンラインの本数ｅはｍに等しく、その
逆の場合はｉに等しいとする。何故なら、スキャンライ
ンで結ばれているスキャン入力端子とスキャン出力端子
は一対一に対応していなければならず、また新たな外部
端子を追加しないという条件の下ではこの決め方によっ
てスキャンラインの本数は最大となるからである。ただ
し、外部入力端子数ｉが登録されているフリップフロッ
プの個数ｍより小さいとき、フリップフロップ固有名フ
ァイルの中からｍ−ｉ個のフリップフロップを削除する
。次に、スキャンラインＳｌ 、 Ｓ２ 、・・・、
Ｓｅ上のフリップフロップ数Ｂ 、ｆｚ 、・・・、
ｆｅを決定する（■）。回路中のフリップフロップの総
数をｅで割り、その商をａ、余りをｂとするとｂがＯの
場合はｊ＋ 、 Ｉ２．・・・、ｆｅはすべてａとし、
ｂが０でない場合はＢ 、−、ｆｂはａ＋１．ｆｂ＋
＋・・・、ｆｅはａとする。これによって各スキャンラ
イン上のフリップフロップの数は１個の差を許して同一
である。次にスキャンラインＳ＋を配線するべく、ｆｌ
−１個のフリップフロップをフリップフロップ固有名
ファイルに登録されていないものから選び各フリップフ
ロップ間の結線を行う（■）。それが終るとｆｌ−１番
目に結線したフリップフロップとフリップフロップ固有
名ファイル中の１つの７リツプフロツブとを茅吉線する
（■）ことにより、この段階で一本目のスキャンライン
Ｓ１の配線が完了する。この■、■の処理を配線したス
キャンラインの本数がｅに達するまで（り返しく■）、
配線が完了するとこのスキャンラインの結線情報を回路
接続情報に追加し、スキャンラインの配線されたスキャ
ン方式論理回路の接続情報ファイル７を出力する（■）
。
されているフリップフロップの個数ｍに等しいかまたは
多いとき、スキャンラインの本数ｅはｍに等しく、その
逆の場合はｉに等しいとする。何故なら、スキャンライ
ンで結ばれているスキャン入力端子とスキャン出力端子
は一対一に対応していなければならず、また新たな外部
端子を追加しないという条件の下ではこの決め方によっ
てスキャンラインの本数は最大となるからである。ただ
し、外部入力端子数ｉが登録されているフリップフロッ
プの個数ｍより小さいとき、フリップフロップ固有名フ
ァイルの中からｍ−ｉ個のフリップフロップを削除する
。次に、スキャンラインＳｌ 、 Ｓ２ 、・・・、
Ｓｅ上のフリップフロップ数Ｂ 、ｆｚ 、・・・、
ｆｅを決定する（■）。回路中のフリップフロップの総
数をｅで割り、その商をａ、余りをｂとするとｂがＯの
場合はｊ＋ 、 Ｉ２．・・・、ｆｅはすべてａとし、
ｂが０でない場合はＢ 、−、ｆｂはａ＋１．ｆｂ＋
＋・・・、ｆｅはａとする。これによって各スキャンラ
イン上のフリップフロップの数は１個の差を許して同一
である。次にスキャンラインＳ＋を配線するべく、ｆｌ
−１個のフリップフロップをフリップフロップ固有名
ファイルに登録されていないものから選び各フリップフ
ロップ間の結線を行う（■）。それが終るとｆｌ−１番
目に結線したフリップフロップとフリップフロップ固有
名ファイル中の１つの７リツプフロツブとを茅吉線する
（■）ことにより、この段階で一本目のスキャンライン
Ｓ１の配線が完了する。この■、■の処理を配線したス
キャンラインの本数がｅに達するまで（り返しく■）、
配線が完了するとこのスキャンラインの結線情報を回路
接続情報に追加し、スキャンラインの配線されたスキャ
ン方式論理回路の接続情報ファイル７を出力する（■）
。
発明の効果
以上述べたごと（、本発明によれば、通常の論理回路を
スキャン方式論理回路に変換する際、新たなスキャン出
力専用の外部出力端子を追加せず、最大限スキャンライ
ンの本数を多くし、各スキャンライン上の７リツプフロ
ツプの個数を１個の差を許してそれぞれ同一にしてスキ
ャンラインを配線することができる。これによって、通
常の論理回路を回路の変更を最小限におさえてテスト時
間の短くてすむスキャン方式論理回路に変換することが
できる。
スキャン方式論理回路に変換する際、新たなスキャン出
力専用の外部出力端子を追加せず、最大限スキャンライ
ンの本数を多くし、各スキャンライン上の７リツプフロ
ツプの個数を１個の差を許してそれぞれ同一にしてスキ
ャンラインを配線することができる。これによって、通
常の論理回路を回路の変更を最小限におさえてテスト時
間の短くてすむスキャン方式論理回路に変換することが
できる。
第１図は本発明の実施例流れ図、第２図はスキャンライ
ン配線処理を示す流れ図、第３図は従来のスキャン方式
論理回路の説明図である。 １２・・・・・・スキャン方式をとらない論理回路の接
続情報ファイル、１５・・・・・・フリップフロップ固
有名ファイル、１６・・・・・・スキャンライン配線処
理部、１７・・・・・・スキャン方式論理回路の接続情
報ファイル。 代理人の氏名 弁理士 粟野重孝 ほか１名第 図
ン配線処理を示す流れ図、第３図は従来のスキャン方式
論理回路の説明図である。 １２・・・・・・スキャン方式をとらない論理回路の接
続情報ファイル、１５・・・・・・フリップフロップ固
有名ファイル、１６・・・・・・スキャンライン配線処
理部、１７・・・・・・スキャン方式論理回路の接続情
報ファイル。 代理人の氏名 弁理士 粟野重孝 ほか１名第 図
Claims (1)
- 複数のフリップフロップを有する論理回路をシフト方式
のスキャン入力、スキャン出力を行うスキャン方式論理
回路へ変換する処理において、フリップフロップ群を複
数のスキャンラインで接続する際、各スキャンライン上
のフリップフロップの個数を一個の差を許してそれぞれ
同一にし、スキャン入力端子を当該論理回路の入力端子
の内から選択し、またフリップフロップの出力端子が直
接かあるいは出力バッファのみを介して接続されている
外部出力端子が存在する場合、それらの端子の内からス
キャン出力端子を選択してスキャンラインを生成したこ
とを特徴とするスキャン方式論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63236903A JPH0283471A (ja) | 1988-09-21 | 1988-09-21 | スキャン方式論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63236903A JPH0283471A (ja) | 1988-09-21 | 1988-09-21 | スキャン方式論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0283471A true JPH0283471A (ja) | 1990-03-23 |
Family
ID=17007463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63236903A Pending JPH0283471A (ja) | 1988-09-21 | 1988-09-21 | スキャン方式論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0283471A (ja) |
-
1988
- 1988-09-21 JP JP63236903A patent/JPH0283471A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6861866B2 (en) | System on chip (SOC) and method of testing and/or debugging the system on chip | |
| EP0023972A2 (en) | A system of functional units for performing logic functions | |
| US5077740A (en) | Logic circuit having normal input/output data paths disabled when test data is transferred during macrocell testing | |
| EP0158679A1 (en) | A scannable asynchronous/synchronous cmos latch | |
| KR970011375B1 (ko) | 다수의 회로 소자의 자기-테스트 제어 장치 및 방법 | |
| KR100336328B1 (ko) | 반도체집적회로 | |
| US4913557A (en) | Intergrated logic circuit having testing function circuit formed integrally therewith | |
| US4829237A (en) | Circuit device having a self-testing function and a testing method thereof | |
| US3740646A (en) | Testing of non-linear circuits by accumulated result comparison | |
| JPH01110274A (ja) | 試験回路 | |
| JPH0283471A (ja) | スキャン方式論理回路 | |
| US6628141B1 (en) | Integrated circuit having a scan register chain | |
| JPH06186306A (ja) | 論理回路 | |
| JPS6161428B2 (ja) | ||
| JPH0359475A (ja) | スキャンイン・アウト方式 | |
| JPH0389178A (ja) | 半導体集積回路 | |
| JPH01308065A (ja) | 集積回路 | |
| JPH0740059B2 (ja) | 超大規模集積回路の試験容易化方法 | |
| JPH05281295A (ja) | テスト容易化回路及び回路のテスト方法 | |
| JPH05249185A (ja) | 半導体集積回路装置のテスト回路 | |
| JPH026772A (ja) | 集積回路 | |
| JP2002116241A (ja) | Ｉｃ試験装置 | |
| JPH06148291A (ja) | バウンダリスキャンレジスタ | |
| JP2002189060A (ja) | 半導体集積回路装置およびその検査方法 | |
| JPS6342485A (ja) | マルチプルスキヤンテストシステム |