JPH0285942A - データ処理システム - Google Patents

データ処理システム

Info

Publication number
JPH0285942A
JPH0285942A JP23860188A JP23860188A JPH0285942A JP H0285942 A JPH0285942 A JP H0285942A JP 23860188 A JP23860188 A JP 23860188A JP 23860188 A JP23860188 A JP 23860188A JP H0285942 A JPH0285942 A JP H0285942A
Authority
JP
Japan
Prior art keywords
storage device
extended
extended storage
expanded
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23860188A
Other languages
English (en)
Inventor
Hiroyuki Okura
弘行 大倉
Yoshio Kiryu
桐生 芳雄
Jiro Imamura
今村 二郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP23860188A priority Critical patent/JPH0285942A/ja
Publication of JPH0285942A publication Critical patent/JPH0285942A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、主記憶装置、拡張記憶装置、および外部記憶
装置の3階層の記憶構成を有するデータ処理システムに
関し、特に、拡張記憶装置に属性の異なる記憶装置の混
在を許す記憶構成を有するデータ処理システムに関する
ものである。
〔従来の技術〕
従来、データ処理システムにおいて、命令処理装置は、
システム要素の主記憶装置に対して、必要なデータ処理
のアクセスを行い、所要のデータ処理を行うように構成
されている。最近の大型のデータ処理システムでは、処
理すべきデータ量の増大に対処するため、主記憶装置の
容量を拡張する拡張記憶装置を備えるようになってきて
いる。
この種の拡張記憶装置を備えたデータ処理システムの例
は、例えば、特開昭58−9276号公報に記載されて
いる。ここに記載のデータ処理システムにおいては、拡
張記憶装置(ページ記憶装置)と主記憶装置との間の独
立したデータバスであるページ転送バスとデータ転送手
段とを設け、ページ転送バスにより、拡張記憶装置と主
記憶装置との間のデータ転送を行うようなシステム構成
を実現している。ここでページ転送バスは、独立したデ
ータバスの通路となっており、拡張記憶装置に対する記
憶のためのデータ転送は、この通路でデータ転送が行わ
れ、チャネルまたは命令処理装置を通過しないでデータ
転送が行われる。
このような独立したデータバス上で行うページデータ転
送は、 (1)チャネルによって命令処理装置の命令ストリーム
から独立し、て非同期的に制御されるが、または、 (2)命令処理装置によってチャネルの動作から独立し
て同期的に制御されるようにできる。
しかし、いずれの場合も、拡張記憶装置に格納されたデ
ータをアクセスするためのアクセス要求には、拡張記憶
装置のアドレスのみを指定するような構成となっている
〔発明が解決しようとする課題〕
ところで、このような拡張記憶装置を用いるシステム構
成の概念は、拡張記憶は主記憶の一部であるという考え
方であり、拡張記憶の属性は全て同じであることが前提
条件となっている。しかしながら、データ処理システム
の中で拡張記憶装置を用いる場合、このような主記憶と
拡張記憶との関係は、システムの信頼性の向上を目的と
して、バックアップのための不揮発メモリを拡張記憶装
置の中に備えるときには、不都合を生じる。
すなわち、拡張記憶装置を用いるデータ処理システムに
おいて、拡張記憶装置を主記憶装置とは属性の異なる装
置とするようなシステム構成を可能とする点について配
慮がされておらず、拡張記憶装置に揮発性メモリおよび
不揮発性メモリの混在が許されないという問題点がある
また、システムの信頼性の向上を目的として、バックア
ップ用の不揮発性メモリを拡張記憶装置の中に持つよう
にするには、例えば、拡張記憶装置の全てを不揮発性メ
モリとする記憶構成としても良いが、この場合には、不
揮発性メモリのバックアップのための電源装置が大きく
なりすぎ、また、バックアップ時間が十分に取れないと
いう問題点がある。
本発明は、上記問題点を解決するためになされものであ
る。
本発明の目的は、拡張記憶装置に属性の異なる記憶装置
の混在を許す記憶構成を有するデータ処理システムを提
供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔課題を解決する。ための手段〕
上記目的を達成するため、本発明においては、主記憶装
置、拡張記憶装置、および外部記憶装置の3階層の記憶
構成を有するデータ処理システムにおいて、拡張記憶装
置の構成制御情報に拡張記憶装置識別番号を設ける。
この拡張記憶装置の構成制御情報は、拡張記憶装置識別
番号に対応して拡張記憶装置の属性を示す属性情報を含
むものである。
また、拡張記憶装置は複数個が設けられ、それぞれの拡
張記憶装置の構成制御情報に拡張記憶装置識別番号が設
けられる。更に、拡張記憶装置の構成制御情報に設けら
れる拡張記憶装置識別番号は複数個設けられ、仮想的に
複数個の拡張記憶装置を記憶構成に加えることを特徴と
する。
また、拡張記憶装置の構成制御情報に設ける拡張記憶装
置識別番号は複数個を設定し、拡張記憶装置識別番号に
対応して拡張記憶装置の属性を示す属性情報を設定して
、属性の異なる拡張記憶装置の混在を可能にしたことを
特徴とする。
〔作用〕
上記手段によれば、主記憶装置、拡張記憶装置。
および外部記憶装置の3階層の記憶構成を肴するデータ
処理システムにおいて、拡張記憶装置の構成制御情報に
拡張記憶装置識別番号が設けられる。
データ処理システムの3階層の記憶構成は、主記憶装置
および外部記憶装置に加えて、これらの面記憶装置の中
間の動作速度で動作し得る拡張記憶装置を設けて構成さ
れる。ここでは拡張記憶装置は複数台が用意され、各拡
張記憶装置を識別するための拡張記憶装置識別番号が付
けられる。この拡張記憶装置識別番号はユニークな番号
であり、拡張記憶装置の構成制御情報に設定されるもの
である。拡張記憶装置識別番号は、拡張記憶装置を識別
し、更に該拡張記憶装置の属性の識別に用いられる。こ
のため、拡張記憶装置識別番号に対応して拡張記憶装置
の属性を示す属性情報が拡張記憶装置の構成制御情報に
含まれることになる。このように拡張記憶装置識別番号
に対応して属性を規定し、各々の拡張記憶装置を識別す
ることにより、データ処理シ・ステムの拡張記憶装置と
して揮発性メモリと不揮発性メモリの混在が可能となる
また、構成制御回路が拡張記憶装置の構成制御情報によ
り、拡張記憶装置識別番号に対応して属性を識別し、属
性の異なる拡張記憶装置のアクセスを可能とする。
すなわち、各拡張記憶装置は構成制御情報を有しており
、この構成制御情報は、拡張記憶装置識別番号と、当該
拡張記憶装置装置をアクセスできる下限アドレスと上限
アドレスとから構成されている。チャネル装置または命
令処理装置から拡張記憶装置をアクセスする場合、拡張
記憶装置識別番号と拡張記憶アドレスとの情報によるア
クセス要求を送出する。アクセス要求により、これらの
情報と各拡張記憶装置が持っている構成制御情報とが比
較され、アクセスすべき拡張記憶装置が決定される。な
お、各々の拡張記憶装置の構成制御情報にない拡張記憶
装置識別番号でアクセスされても、アクセス要求処理で
例外検出となり、例外処理が行われるので、誤動作する
ことがない。
このように拡張記憶装置を複数個備えることが可能とな
り、大容量の拡張記憶装置をデータ処理システムの記憶
構成の中に組み込むことかやきる。
また、拡張記憶装置の1部として、バックアップ用に不
揮発性メモリの拡張記憶装置をデータ処理システムの記
憶構成の中に組み込むことが可能となる。したがって、
拡張記憶装置の大容量化と、バックアップ用に不揮発性
メモリを拡張記憶装置に組み込むことが実現可能となり
、処理すべきデータ量の増大と、データの保全性および
信頼性を向上させたデータ処理システムの構築が可能と
なる。
〔実施例〕
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
第1図は、本発明の一実施例にかかるデータ処理システ
ムの要部構成を示すブロック図である。
第1図において、1は命令処理装置、2は主記憶装置、
3は記憶制御装置、4はチャネル装置、5は拡張記憶装
置、6は外部記憶装置を含む人出カブバイスである・。
また、7,8,9,10,11はそれぞれ装置の間を接
続するバスである。
命令処理装置1に対して、主記憶装置2は記憶制御装置
3を介して接続されており、また、チャネル装置4が記
憶制御装置3を介して接続されている。更に、拡張記憶
装置5が記憶制御装置3を介して接続されている。この
ように、記憶制御装置3を介して、命令処理装置1.主
記憶装置2゜チャネル装置4.拡張記憶装置5が相互接
続されデータ処理システムを構成している。
チャネル装置4は、入出力デバイス6の外部記憶装置か
らのデータをバス8を介して受は取り。
バス7により記憶制御装置3に供給し、更にバス11を
介して主記憶装置2に供給する。このように、バス7が
チャネル装置4と記憶制御装置3との間を結合しており
、バス8がチャネル装置4と入出力デバイスである外部
記憶装置6との間を結合している。また、バス9が命令
処理装置1と記憶制御装置3との間を結合しており、バ
ス10が拡張記憶装置5と記憶制御装置3との間を結合
している。
拡張記憶装置5と主記憶装置2の間の転送は、記憶制御
装置3を介して、拡張記憶装置5と記憶制御装置3とを
接続するバス10および上記゛憶装置2と記憶制御装置
8とを接続するバス11を用いて行う。
拡張記憶装置5は、構成制御情報を含む拡張記憶制御部
5A、拡張記憶部の構成制御情報レジスタ20.21の
情報で区別される拡張記憶部5Bと5Cとから構成され
ている。拡張記憶部5Cには。
バックアップ用電源装置12が付加されており、本体装
置の電源から分離されている。このため、本体装置の電
源がダウンしても、拡張記憶部5Cのデータは破壊され
ず、不揮発性メモリとなっている。また、拡張記憶部5
Bは、特にバックアップ電源装置を有しない通常の揮発
性メモリとなっている。
この拡張記憶装置5の例では、拡張記憶部5B。
5Gの揮発性メモリおよび不揮発性メモリを区別するた
め、拡張記憶装置識別番号を設ける例を説明するが、こ
の拡張記憶装置識別番号を使う用途はこれに限定される
ものではない。例えば、同じ揮発性メモリの拡張記憶装
置を異なる目的に用いるための識別番号とするようにし
てもよく、また、同じ不揮発性メモリの拡張記憶装置を
別の目的に用いるための識別番号として使用してもよい
本実施例におけるブロック図では、拡張記憶装置5を、
2台の拡張記憶部(5B、5C)で構成している例を示
しているが、2台以上の拡張記憶部で構成されていても
よい。
第2図は、第1図における拡張記憶装置Sの制御部SA
の構成制御論理ブロックの要部の構成を示すブロック図
である。第2図において、構成制御情報レジスタ20(
または21)の情報は、上述したように構成される構成
制御情報を示しており、例えば、各拡張記憶部の拡張記
憶装置識別番号レジスタ20a(または21a)、拡張
記憶部の下限アドレスレジスタ20b(または21b)
、拡張記憶部の上限アドレスレジスタ20C(または2
1C)のデータにより構成されたものである。
記憶制御装置3を介して拡張記憶装置5をアクセスする
ためのアクセス要求は、バス10を通して行われるが、
バス10の中には、データバスの他に、拡張記憶装置識
別番号パス10a、拡張記憶アドレスバス10bの制御
線が設けられてC)る。拡張記憶装置識別番号は、バス
10aを使わずに他の制御線に載せて供給されるように
しても良い。
制御線(10a 、 10b )から送られてくるアク
セス要求の拡張記憶装置識別番号および拡張記憶アドレ
スは、それぞれレジスタ31およびレジスタ32にセッ
トされる。レジスタ31に入った拡張記憶識別番号は、
拡張記憶部5Bの拡張記憶識別番号レジスタ20aのデ
ータと比較器33により比較される。
比較の結果、一致すれば一致信号33aが出力される。
また、レジスタ32に入った拡張記憶アドレスは、拡張
記憶部5Bの拡張記憶下限アドレスレジスタ20bのデ
ータおよび拡張記憶上限アドレスレジスタ20cのデー
タと比較器34で比較され、下限アドレスおよび上限ア
ドレスの中に入っているか否かがチエツクされる。下限
アドレスおよび上限アドレスの中に入っていれば有効信
号34aが比較器34から送出され、る。AND回路4
0では、一致信号33aと有効信号34aのアンド条件
を取り1条件が成立すれば拡張記憶部5Bのアクセスが
可能となるので、拡張記憶部5Bに対するアクセス可能
信号40aを送出す、る。
同様にして、拡張記憶部5Cの構成制御情報レジスタ2
1に対して、レジスタ31に入った拡張記憶装置識別番
号は、拡張記憶部5Cの拡張記憶識別番号レジスタ21
aのデータと比較器35により比較され、一致すれば一
致信号35aが出力される。レジスタ32に入った拡張
記憶アドレスは、拡張記憶部5Cの拡張記憶下限アドレ
スレジスタ21bのデータおよび拡張記憶上限アドレス
レジスタ21cのデータと比較器36により比較され、
下限アドレスおよび上限アドレスの中に入っているか否
かがチエツクされる。下限アドレスおよび上限アドレス
の中に入っていれば有効信号36aが比較器36から送
出される。一致信号35aと有効信号36aのアンド条
件をAND回路41で取り、条件が成立すれば拡張記憶
部5Cのアクセスが可能となるので、二九を示すアクセ
ス可能信号41aが送出され、拡張記憶部5Cに送られ
る。
また、拡張記憶部5Bのアクセス可能信号40aと拡張
記憶部5Cのアクセス可能信号41aはN○R回路50
でオアの否定条件が取られ、アクセス可能信号40aお
よびアクセス可能信号41aのいずれもが成立していな
いときに、アクセス例外を検出し、アクセス例外信号5
0aを出力し、リクエスト発行元に報告する。これによ
りアクセス例外処理を行う。
以上、説明したように、本実施例においては、ひとつの
拡張記憶装置内に属性の異なる(2個の拡張記憶装置識
別番号を有する)拡張記憶部を混在して設ける記憶構成
とし、バックアップ用電源装置12を付けた拡張記憶部
を有する拡張記憶装置とした例を示したが、これに限定
されるものではなく、拡張記憶装置内に属性の異なる2
個以上の拡張記憶装置識別番号を含む記憶構成としても
良い。ただし、ここで言う属性とは、それぞれの拡張記
憶部の拡張記憶装置識別番号に対応させたものであり、
例えば、揮発性メモリ、不揮発性メモリ等を区別する属
性情報の他に、レスポンスタイムが早い高速メモリ、レ
スポンスタイムが遅い低速メモリ等を区別する属性情報
を対応させるようにすることもできる。
第3図は、拡張記憶装置識別番号に対応させて拡張記憶
装置の属性情報を規定している属性テーブルの一例であ
る。例えば、識別番号1の拡張記憶装置の属性は揮発性
メモリであることを示し。
識別番号2の拡張記憶装置の属性は不揮発性メモリであ
ることを示し、識別番号3の拡張記憶装置の属性は高速
メモリであることを示し、識別番号4の拡張記憶装置の
属性は低速メモリであることを示している。
以上1本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
〔発明の効果〕
以上、説明したように、本発明によれば、ひとつの拡張
記憶装置の中に、例えば、揮発性メモリと不揮発性メモ
リの混在を許した記憶構成とすることができる。このた
め、拡張記憶装置の記憶構成の自由度が高くなり、全て
を不揮発性メモリにしたときのバックアップ用電源装置
の制約条件およびバックアップ時間の制約条件と比較し
て、−部分を不揮発性メモリとする記憶構成により、バ
ックアップ用電源装置の小型化、バックアップ時間の確
保がしやすくなる。このように、拡張記憶装置の記憶構
成の自由度が高くなるため、処理すべきデータ量の増大
と、データの保全性および信頼性の向上に対応させた記
憶構成としたデータ処理システムの構築が容易となる。
【図面の簡単な説明】
第1図は5本発明の一実施例にかかるデータ処理システ
ムの要部構成を示すブロック図、第2図は、第1図の拡
張記憶装置の制御部の構成制御論理ブロックの要部の構
成を示すブロック図、 第3図は、拡張記憶装置識別番号に対応させて拡張記憶
装置の異性情報を規定している属性テーブルの一例を示
す図である。 図中、工・・・命令処理装置、2・・・主記憶装置、3
・・・主記憶制御装置、4・・チャネル装置、5・・・
拡張記憶装置、6・・・外部記憶装置を含む入出力デバ
イス。

Claims (1)

  1. 【特許請求の範囲】 1、主記憶装置、拡張記憶装置、および外部記憶装置の
    3階層の記憶構成を有するデータ処理システムにおいて
    、拡張記憶装置の構成制御情報に拡張記憶装置識別番号
    を設けたことを特徴とするデータ処理システム。 2、拡張記憶装置の構成制御情報は、拡張記憶装置識別
    番号に対応して拡張記憶装置の属性を示す属性情報を含
    むことを特徴とする請求項1に記載のデータ処理システ
    ム。 3、主記憶装置、拡張記憶装置、および外部記憶装置の
    3階層の記憶構成を有するデータ処理システムにおいて
    、複数個の拡張記憶装置を設け、拡張記憶装置の構成制
    御情報に拡張記憶装置識別番号を設けたことを特徴とす
    るデータ処理システム。 4、拡張記憶装置の構成制御情報に設けられる拡張記憶
    装置識別番号が複数個設けられ、仮想的に複数個の拡張
    記憶装置を記憶構成に加えることを特徴とする請求項2
    または請求項3に記載のデータ処理システム。 5、拡張記憶装置の構成制御情報に設ける拡張記憶装置
    識別番号は複数個を設定し、拡張記憶装置識別番号に対
    応して拡張記憶装置の属性を示す属性情報を設定して、
    属性の異なる拡張記憶装置の混在を可能にしたことを特
    徴とする請求項2または請求項3に記載のデータ処理シ
    ステム。
JP23860188A 1988-09-21 1988-09-21 データ処理システム Pending JPH0285942A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23860188A JPH0285942A (ja) 1988-09-21 1988-09-21 データ処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23860188A JPH0285942A (ja) 1988-09-21 1988-09-21 データ処理システム

Publications (1)

Publication Number Publication Date
JPH0285942A true JPH0285942A (ja) 1990-03-27

Family

ID=17032613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23860188A Pending JPH0285942A (ja) 1988-09-21 1988-09-21 データ処理システム

Country Status (1)

Country Link
JP (1) JPH0285942A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017091434A (ja) * 2015-11-17 2017-05-25 Necプラットフォームズ株式会社 情報処理装置、拡張記憶制御方法および拡張記憶制御プログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53134332A (en) * 1977-04-28 1978-11-22 Nippon Telegr & Teleph Corp <Ntt> Control system referencing memory unit
JPS58158754A (ja) * 1982-03-15 1983-09-21 Hitachi Ltd 制御システム
JPS6050688A (ja) * 1983-08-29 1985-03-20 Shinko Electric Co Ltd メモリ回路
JPS63186347A (ja) * 1987-01-29 1988-08-01 Nec Corp 記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53134332A (en) * 1977-04-28 1978-11-22 Nippon Telegr & Teleph Corp <Ntt> Control system referencing memory unit
JPS58158754A (ja) * 1982-03-15 1983-09-21 Hitachi Ltd 制御システム
JPS6050688A (ja) * 1983-08-29 1985-03-20 Shinko Electric Co Ltd メモリ回路
JPS63186347A (ja) * 1987-01-29 1988-08-01 Nec Corp 記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017091434A (ja) * 2015-11-17 2017-05-25 Necプラットフォームズ株式会社 情報処理装置、拡張記憶制御方法および拡張記憶制御プログラム

Similar Documents

Publication Publication Date Title
US4975838A (en) Duplex data processing system with programmable bus configuration
JPH0285942A (ja) データ処理システム
JPS63231652A (ja) 制御システムにおけるメモリコピ−方式
US5495599A (en) Information processing system for relocating data and changing status information corresponding to the relocated data
JPS603049A (ja) バスインタ−フエ−ス装置
JP2687679B2 (ja) プログラム開発装置
SU1541623A1 (ru) Устройство дл сопр жени ЭВМ с периферийным устройством
JPS59206925A (ja) デ−タ処理システム
JP3335370B2 (ja) 数値制御装置
JPS605369A (ja) メモリ制御方式
SU1410709A1 (ru) Устройство дл сопр жени периферийного устройства с ЭВМ
JPS61173365A (ja) デ−タ処理方式
JPH02300843A (ja) 情報処理システム
JPH01269141A (ja) 拡張ポートを有するマイクロプロセッサ
JPH056905B2 (ja)
JPS60176106A (ja) シ−ケンスコントロ−ラ
JPH04130553A (ja) 電子計算機
JPH0336650A (ja) メモリ保護方式
JPS61184645A (ja) 割込制御方式
JPH0148577B2 (ja)
JPS63104155A (ja) 電子計算機
JPS6255167B2 (ja)
JPH02148159A (ja) メモリ拡張装置
JPH09282243A (ja) バス縮退に対処できるメモリ接続制御装置
JPH03105658A (ja) 差分記憶装置