JPH0286154A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0286154A JPH0286154A JP63236423A JP23642388A JPH0286154A JP H0286154 A JPH0286154 A JP H0286154A JP 63236423 A JP63236423 A JP 63236423A JP 23642388 A JP23642388 A JP 23642388A JP H0286154 A JPH0286154 A JP H0286154A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- package
- lead
- tab
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体技術に関するもので、例えば、７、
ｉ ｐ （ジグ・ザブ・インライン・パッケージ）型の
半導体装置の改良に関する’ｂのである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to semiconductor technology, and includes, for example, 7,
This paper concerns improvements to ip (zig-zab in-line package) type semiconductor devices.
［従来の技術］ パッケージの一側面からリードを取り出す半導る。[Conventional technology] Semiconductor with leads taken out from one side of the package.
この’／、 ｉ ｐ型の単導体装置１１は、実装密度の
向１−を図るためパッケージの一側面からリードを引出
し、さらに実装時の安定性確保のため開脚状態どなるよ
うに上記リードをジグザグ状に屈曲した構造となってい
る。その構；告の−・例を第６図に 、ｌ：び第７図に
基づいて説明す才しば下記のとよ；りである。In this '/, ip type single conductor device 11, the leads are pulled out from one side of the package in order to achieve the packaging density in the direction 1-, and the leads are pulled out from one side of the package in order to ensure stability during mounting. It has a zigzag bent structure. An example of the structure is shown in FIG. 6, and is explained based on FIG. 7 as follows.
第６図および第７図にｊｊいて符号＋ １：Ｊ、−！Ｊ
ブｋ。In Figures 6 and 7, jj is marked +1: J, -! J
Buk.
また符号２はリードを表してよｔす、タブ１とり一部２
の一部にはエポキシ系の１妾、７１剤宿・を介して半導
体チップ３が固着され、半導体チップ；３のポンディン
グパッドとリード２とはワイヤ（図示せず）よって電気
的に接続さ扛ている。５なｊｊ、第７図には半導体チッ
プ：３の搭、１１領域が点線で示さ、１シている。また
、半導体チップ３１およびぞの周辺領戎ｔ１例えばエポ
キシ樹脂からなるパッケージ４によって封止され、その
パッケージ４の一側面からはり一部２が引出されている
。そして、パッケージ４から引出されるリード２は開脚
状態となるようにジグザグ状に屈曲されている。Also, the code 2 represents the lead, tab 1 and part 2.
A semiconductor chip 3 is fixed to a part of the semiconductor chip 3 through an epoxy adhesive, and the bonding pads of the semiconductor chip 3 and leads 2 are electrically connected by wires (not shown). It's being carried away. In FIG. 7, the semiconductor chip: 3 towers and 11 areas are indicated by dotted lines, and 1 area is indicated by dotted lines. Further, the semiconductor chip 31 and its peripheral area t1 are sealed with a package 4 made of, for example, epoxy resin, and a beam portion 2 is drawn out from one side of the package 4. The leads 2 pulled out from the package 4 are bent in a zigzag shape so as to be in an open position.
［発明が解決しようとする課題］
しかしながら、Ｊ１記のような枯造の゛１４１’Ｘ体装
置にあっては下記のような問題があった。[Problems to be Solved by the Invention] However, the dry-built 141'X body device as described in J1 has the following problems.
叩も、パッケージ４内においてリード２が甲面的に配置
“ｑさｉシ、′ｆ：のままの状Ｊ！１でパッケージ４か
らり−１・２が引出されているため、甲導体集ｆｉｔＨ
路が高集積化されてリート２の引出しピン数が増えると
、 ｆ、°；ｌ＋、にけってパッケージ４も大型化して
しまう。−）まり、この（１弯造では少なくども（り一
１・′２の全ビン数×リード２のピッチ）分だけの幅が
必要となり、しかも、そのリード２の引出し領域をパン
ケーシングする必要があるため、バツケー・ジンクに要
する樹脂の使用、ｉｌ【が増大するどｊ（に、パッケー
ジ４が大型化する分実装密度が悪化してし、Ｊ：うとい
う問題があっノー。Also, in the package 4, the leads 2 are arranged on the back side of the package 4 in the same state as J!1, and the package 4 leads 1 and 2 are pulled out. fitH
If the circuit becomes highly integrated and the number of lead-out pins of the REIT 2 increases, the package 4 will also become larger due to f, °; l+. -) Therefore, in the case of one-sided construction, a width equal to at least (total number of bins of Ri-1/'2 x pitch of lead 2) is required, and the drawer area of lead 2 needs to be pancased. Therefore, as the amount of resin required for the backing and zinc increases, the mounting density deteriorates as the package 4 becomes larger.
本発明は、かかる点に鑑みなされたもので、小型化に適
し、実装密度の向１−に資ずろ゛１′導体装置を提供す
ることを目的としている。The present invention has been made in view of these points, and an object of the present invention is to provide a 1' conductor device which is suitable for miniaturization and is not only useful in the direction of packaging density.
この発明の前記ならびにそのほかの目的ど新規な特徴に
ついては、木明細書の記述および添附図面から明らかに
なるであろう。The above-mentioned and other novel features of the present invention will become clear from the description of the specification and the accompanying drawings.
［課題を解決するための手段］
木見領において開、バされろ発明のうり代表的なものの
概要を説明すれば、Ｆ記のとおりである。[Means for Solving the Problems] A summary of the most representative inventions that have been discovered and debunked in the Kimi Ryo is as described in Section F.
即ち、本発明に係ろ゛１〜１′４体装置１′Ｉは、１−
１−４２つの組に分け、それら組を！ｌ：いに接触しな
いよ−ｊに所定間隔を隔てて重ね合Ｂ、その状態Ｃリ−
１−をバッノｒ−ジから引出すにうにしたもので、ｌｉ
、る、。That is, according to the present invention, the four-body device 1'I includes 1-1'.
1-4 Divide into 2 groups and divide them into 2 groups! L: Do not contact - J with a predetermined distance between them B, and the state C
1- is designed to be pulled out from the bag no r-ge.
,ru,.
［作用］
十、記した毛１々によれば、リードを２つの組に分け、
それｌ？１組をｉｌいに接触しないように所定間隔を隔
てて重ね合仕、ぞのままの状Ｊルでバラ））’−シから
リートを引出すようにし、更に、バソノＪ゛−ジ内す−
ド引き回し部分をタブｊｔ（面に配置ｒ、’ｌ’できろ
ようにしたので、パッケージの幅が従来より＞ｉし、＜
低減でき、そのＩ＋’ｉ果 、＋１７導体装置の小型化
ひいては実装密度の１１′１０−が図れることになる１
゜［実施１タリ］
以下、本発明に（系る半導体装置の実施例を図面に基づ
いて説明する。[Function] 10. According to the hairs listed, divide the reeds into two groups,
Is that it? Lay one set on top of the other at a predetermined interval so that they do not come into contact with each other, and then pull out the leet from the bottom of the bassinet.
Since the lead-out part can be placed on the tab surface, the width of the package is wider than before, and the width of the package is wider than before.
As a result, the +17 conductor device can be made smaller and the packaging density can be increased to 11'10-1.
[Embodiment 1] Hereinafter, embodiments of a semiconductor device related to the present invention will be described based on the drawings.
第１図および第２図には本発明に係る半導体装置の実施
例が示されている６
第１図および第２図に、ｔ？いて符号１１はタブを。An embodiment of a semiconductor device according to the present invention is shown in FIGS. 1 and 2.6 In FIGS. 1 and 2, t? The code 11 is a tab.
また符号Ｉ２はリードを表しており、ｉ、’ｏにのり−
Ｎ ＋ ２１：１．２相に分番）へれ（以１・ＰＦ川に
属′・１゛るリード１２を特に区別したい嚇合に口符号
Ｌ２ｉ＋、１２１）を用いろこととＪ−２：、）、
亡れｌ゛）組はｌｌ：いに接触しないように絶縁１１り
を介して所定間隔を隔てて１’（、ｔ、＞ □０ ；Ｌ
＋ サＪＬ −（イロ。ソシテ、Ｉ：記タフ１＋ ト。Also, the code I2 represents a lead, and it is attached to i, 'o.
N + 21: 1. Use the symbol L2i+, 121 when you want to particularly distinguish between leads 12 that belong to the 1.PF river and J-2. :,),
1'(, t, >□0; L
+ Sa JL - (Iro. Soshite, I: Record 1 + G.
それど同 而１−にル）ろリード１２．ｌの・部にはエ
ポキシ系の１妾と１剤等を介して半導体ｆツブ１３が因
子１され、この甲導イ本チップ１：３のポンディングパ
ッドとリード１２とはワイヤ１４よって電気的に層杭さ
れている。、また 、＋Ｉ／、導体チップ１３才９よび
ぞの周辺領賊は例えばエポキシ（１１脂からなるパッケ
ージ１５によって封止され、そのパッケージ１５の一側
面からはリード１２ａ、１２．ｂが所定間隔を保−１だ
状態で引出されている。そして、パッケージ１５から引
出、さ、１シるり−１・１２．Ｉはり−ト］２が開脚状
態となるように適宜屈曲されている。That's the same, but 1) lead 12. A semiconductor f-tube 13 is connected to the 1 part of the l by using an epoxy-based concubine and an agent. There are layered piles. , +I/, conductor chips 13, 9 and 9 are sealed with a package 15 made of, for example, epoxy (11 resin), and leads 12a, 12.b are spaced from one side of the package 15 at a predetermined distance. The package 15 is pulled out in a secured state, and the drawer 1 and 12.I beams] 2 are bent as appropriate so that they are in an open state.
」二記のような情造は第；３図のリードフレー１ｓ １
６と第４図の第２のり−ドフレーｌ、Ｉ ｒ） ｋ用い
ることによって製造される。” The emotion as shown in 2 is the lead phrase in Figure 3. 1s 1
6 and the second glue de Frey l, Ir) k of FIG.
ここで、第３図に示す第１のリードフレー１１６につい
て説明ず、ｂば、ぞの外枠１７にばタブ１１が吊りリー
ド１８を介して支持さ］しると共に、・タブ【！と対向
する側には、全リード１２のうち１１１８半数を占める
リード１２．１が所定間隔でｔＪ−）−Ｃ支持されてい
る。なお、このリード１２Ｊ１のインナリード側の端部
は、タブ１１のみでなく中央部分に位置する４木のリー
ド１２．１によ−）てす、″１′導体チップ［３を支持
できるように、 ＩＩＩＩＪ方向外側に向けてＪｉ１曲
されている。Here, the first lead frame 116 shown in FIG. 3 will not be explained, but the tab 11 is supported by the outer frame 17 via the hanging lead 18 and the tab [! On the opposite side, leads 12.1, which account for 1118 half of all the leads 12, are supported at predetermined intervals tJ-)-C. Note that the inner lead side end of this lead 12J1 is supported not only by the tab 11 but also by the four leads 12.1 located in the center, so that it can support the ``1'' conductor chip [3]. , Ji1 is turned outward in the IIIJ direction.
一方、第２のリードフレー１１１９の外枠２０には全リ
ード１２のうち残りのり一ドＩ２１）が支持されている
。ぞして、このリードフレーｔ、 ＋ ９１：ｉ。On the other hand, the outer frame 20 of the second lead frame 1119 supports the remaining lead I21) among all the leads 12. Therefore, this lead frame t, +91:i.
リード１２ｂを支持する側が第１のリードフレーム１６
のり一ド１２０を支持する側に重ね合オ）されるように
して用いられろようになっている。なお、リード１２Ｉ
）の自由端側は、第１のリードフレー１ｚ ｌ Ｃ’＋
と第２のリードフレー１１１９とが重ね合７Ｆ〕された
状Ｊぶでは、タブ１１のＦ側を通りか−）その端部が゛
１′導体チップ１３の側方からワイ−Ｓ’ １／１どの
接ネ）１１に足る分突出されるように延びている。The side that supports the leads 12b is the first lead frame 16
It is designed to be used so that it is overlapped with the side that supports the glue board 120. In addition, lead 12I
) on the free end side of the first reed fly 1z l C'+
In the state where the and second lead flakes 1119 are overlapped 7F], the end of the tab 11 passes through the F side of the tab 11 from the side of the conductor chip 13 to the wire S' 1/ 1) It extends so as to protrude by a distance sufficient for 11.
このように構成された第１４１；よび第２のリードフレ
・−１ｓｌ＋；、１≦）を用いてなさ、１シろ＋ｌＬ導
体装置の製造１．’ ＋’ｔｆを０貨甲、に説１月する
６先ず、第２のり一部・フレー１１１９の１・に例えば
ポリ、ｒミド系の樹脂からなる絶縁テープ２１（第！５
トス１）を介し゛Ｃ第１のリードフレー１１１Ｇを絨（
Ｌ゛。Manufacture of a 1 siro+lL conductor device using the thus constructed 141st and second lead frame -1sl+; '+'tf to 0 freight A, January 6 First, insulating tape 21 (No. 5!
Thread the first reed fly 111G through the toss 1).
L゛.
加熱等を施すことによって第１のリードフレーム１〔；
と第２のリードフレーｔｓ Ｉ ９とを固着し、その後
、第１のり−Ｉ〜フレーｔ１１６のタブ１１の」二に半
導体チップｌ；）を固着する。そして、半導体チップ１
：１のポンディングパッドと第１および第２のり一部フ
レ−Ａｓ ＋ に、 Ｉ−Ｅｌにおけろリード［２とを
ワーｒ−＼／１４によって接続し、半導体チップ１３に
、及びその周辺領域を樹脂によって封止し、その後、外
枠１７．２０からり一部１２を１雌すと共にリード１２
の成形を行い、その後種々の二１−程を経て半導体装置
が完成する。The first lead frame 1 [;
and the second lead frame ts I9, and then the semiconductor chip l;) is fixed to the first glue-I to tab 11 of the frame t116. And semiconductor chip 1
: The bonding pad of 1 and the first and second glue portions As The area is sealed with resin, and then the outer frame 17.
After that, a semiconductor device is completed through various steps.
上記した実施例によれば下記のような効果ヲ１！）るこ
とができる。According to the above embodiment, the following effects are achieved! ) can be done.
上記した１へ導体装置によれば、リード１２を２つの組
に分けて、それら組を互いに接触しないように絶縁テー
プ２」を介して所定間隔隔てて重ね合せ、そのままの状
態でリード１：２をパッケージ１５から引出ずようにし
、更に、パッケージ内リード引き回し部分をタブ裏面に
設置できるようにしたので、パッケージ１２の幅が従来
より唇”しく低減できることになる。その結果、半導体
装置の小型化ひいては実装評ｊ度の向−１−が回れるこ
とになる。According to the above-mentioned conductor device 1, the leads 12 are divided into two sets, and the sets are overlapped at a predetermined interval with an insulating tape 2 in between so as not to contact each other, and the leads 1:2 are placed in that state. Since the package 12 is not pulled out from the package 15, and the lead routing portion inside the package can be installed on the back side of the tab, the width of the package 12 can be reduced more than before.As a result, the size of the semiconductor device can be reduced. As a result, the direction of the implementation evaluation score is -1-.
ちなみに、２０ビン程度の半導体装置の場合、従来の半
導体装置の２／３程度にパッダー・ジ１５の幅を抑える
ことができた。Incidentally, in the case of a semiconductor device with about 20 bins, the width of the padder groove 15 could be reduced to about 2/3 of that of a conventional semiconductor device.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが１本発明は上記実施例に限定されろ七
−のではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。Although the invention made by the present inventor has been specifically explained above based on examples, it is understood that the present invention is not limited to the above-mentioned examples, and that various changes can be made without departing from the gist of the invention. Needless to say.
［発明の効果］
本願において開示される発明のうち代表的なしのによっ
て得１゛、れる幼果を筒中に説明すれば゛上記のとおり
で、シンる。[Effects of the Invention] Among the inventions disclosed in this application, the young fruit obtained by a representative example of the invention will be described as described above.
即ち、本発明に係る半導体装置は、リードを２つの組に
分け、それら組を互いに接触しないように所定間隔を隔
てて出ね合（上、その状態でリードをパッケージから引
出すようにし、更に、パッケージ内り−ト引き回し部分
をタブ裏面に設置できるようにしたので、引出し部の幅
を従来の゛１′導体′３Ａ′ｆ１のｌ／２程度に減少さ
せることが可能となる。That is, in the semiconductor device according to the present invention, the leads are divided into two sets, the sets are brought together at a predetermined interval so as not to come into contact with each other, and the leads are pulled out from the package in this state, and further, Since the inner package lead-out portion can be installed on the back side of the tab, the width of the lead-out portion can be reduced to about 1/2 of that of the conventional ``1'' conductor ``3A''f1.
その結果、パッケージの幅が従来より著しく低減でき、
その分、半導体装置の小型化ひいては実装密度のｌｒｌ
＋−１、が図れることになる。As a result, the width of the package can be significantly reduced compared to before.
Therefore, the miniaturization of semiconductor devices and the increase in packaging density
+-1 can be achieved.
４、図面の１ｌｆｆ ｉｌｔな説明
第１図は本発明に係る半導体装置の実施例の縦１１７ｒ
面図。4. 1lffilt explanation of the drawings FIG. 1 shows a vertical view 117r of an embodiment of a semiconductor device according to the present invention.
Surface diagram.
第２図は第１図の半導体装置のＩＩ −ＩＩ線に沿う縦
断面図、
第：１図は第１図の半導体装「′ｔに用いられろ第１の
リードフレー１１の一部を爪す平面図。2 is a vertical cross-sectional view of the semiconductor device shown in FIG. 1 taken along the line II--II, and FIG. Floor plan.
第４図は第１図の半導体装置の製造に用い１）れる第２
のリードフレー１１の−・部を示す甲面回、第５図は第
１のリードフレーＡ ：Ｆ；よび第２のリードフレーム
を重ね合せ状態を説明するための斜視図。Figure 4 shows 1) the second
FIG. 5 is a perspective view for explaining the overlapping state of the first lead frame A:F; and the second lead frame.
第６図は従来の１へ導体装置の縦断面図。FIG. 6 is a longitudinal sectional view of a conventional conductor device.
第７図は第６図の゛ｒ、ｒ淳体装’ｉ、、ｉ ０） Ｖ
ｌｌ Ｖｌｌ 線ニ／Ｉｌ ウ縦断面図である。Figure 7 shows the combination of Figure 6.
ll Vll line D/Il C is a vertical cross-sectional view.
１１、−・−タブ、Ｊ ２． ｌ ２ａ、 ｌ ２
Ｌ＋＝・・り一部、ｌ：３・・・・半導体チップ、１５
・・・・パッケージ。11, ---Tab, J 2. l 2a, l 2
L+=...li part, l:3...semiconductor chip, 15
····package.
第 図 第 図 第 図 第 図No. figure No. figure No. figure No. figure
Claims (1)
ードが引出された半導体装置において、上記リードが２
つの組に分けられ、それらの組が互いに接触しないよう
に所定の間隔をもって重ね合せられ、その状態でパッケ
ージからリードが引出されていることを特徴とする半導
体装置。 ２、２つに分けた組が絶縁層を挟んで重ね合されている
ことを特徴とする請求項１記載の半導体装置。[Claims] 1. In a semiconductor device in which a lead is drawn out from one side of a package for sealing a semiconductor chip, the lead is connected to two
1. A semiconductor device characterized in that the semiconductor device is divided into two groups, stacked one on top of the other at a predetermined interval so as not to contact each other, and in this state, leads are pulled out from the package. 2. The semiconductor device according to claim 1, wherein the two sets are stacked with an insulating layer in between.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63236423A JPH0286154A (en) | 1988-09-22 | 1988-09-22 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63236423A JPH0286154A (en) | 1988-09-22 | 1988-09-22 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0286154A true JPH0286154A (en) | 1990-03-27 |
Family
ID=17000536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63236423A Pending JPH0286154A (en) | 1988-09-22 | 1988-09-22 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0286154A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7791274B2 (en) | 2004-01-07 | 2010-09-07 | Panasonic Corporation | LED lamp |
| US10323819B2 (en) | 2015-02-15 | 2019-06-18 | Beijing Universal Lanbo Technology Co., Ltd. | LED display screen covers and LED displays |
-
1988
- 1988-09-22 JP JP63236423A patent/JPH0286154A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7791274B2 (en) | 2004-01-07 | 2010-09-07 | Panasonic Corporation | LED lamp |
| US8405307B2 (en) | 2004-01-07 | 2013-03-26 | Panasonic Corporation | LED lamp |
| US10323819B2 (en) | 2015-02-15 | 2019-06-18 | Beijing Universal Lanbo Technology Co., Ltd. | LED display screen covers and LED displays |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973395A (en) | IC package having a single wiring sheet with a lead pattern disposed thereon | |
| US6359340B1 (en) | Multichip module having a stacked chip arrangement | |
| US5331200A (en) | Lead-on-chip inner lead bonding lead frame method and apparatus | |
| US5497031A (en) | Semiconductor device having semiconductor chip with backside electrode | |
| US5428247A (en) | Down-bonded lead-on-chip type semiconductor device | |
| JPH04348045A (en) | Semiconductor device and manufacture thereof | |
| JP2008545278A (en) | Die package with asymmetric leadframe connection | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| JPH03165550A (en) | High mounting density type semiconductor device | |
| JPS5998543A (en) | Semiconductor device | |
| JPH0286154A (en) | Semiconductor device | |
| US6376903B1 (en) | Semiconductor chip package with multilevel leads | |
| JPH01137660A (en) | Semiconductor device | |
| JPH0521698A (en) | Semiconductor device | |
| JPH04142073A (en) | Semiconductor device | |
| JPS55165661A (en) | Semiconductor device | |
| JPH01123427A (en) | Resin sealed semiconductor device | |
| JPS589585B2 (en) | Dense hinge lead frame | |
| JPH03109760A (en) | Semiconductor device | |
| JPS63104435A (en) | Semiconductor device | |
| KR100280393B1 (en) | Semiconductor package | |
| JP2879787B2 (en) | Semiconductor package for high density surface mounting and semiconductor mounting substrate | |
| JP3648957B2 (en) | Semiconductor device | |
| JPH04329662A (en) | Semiconductor device, manufacture thereof and mounting method therefor | |
| JPS5826536Y2 (en) | Stacked semiconductor device |