JPH0287548A - 絶縁層分離基板の製造方法 - Google Patents

絶縁層分離基板の製造方法

Info

Publication number
JPH0287548A
JPH0287548A JP63239496A JP23949688A JPH0287548A JP H0287548 A JPH0287548 A JP H0287548A JP 63239496 A JP63239496 A JP 63239496A JP 23949688 A JP23949688 A JP 23949688A JP H0287548 A JPH0287548 A JP H0287548A
Authority
JP
Japan
Prior art keywords
layer
single crystal
deposited
semiconductor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63239496A
Other languages
English (en)
Inventor
Hironori Kami
浩則 上
Koichi Yamada
耕一 山田
Tomizo Terasawa
富三 寺澤
Masanobu Ogawa
正信 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP63239496A priority Critical patent/JPH0287548A/ja
Publication of JPH0287548A publication Critical patent/JPH0287548A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、絶縁層分離基板(誘電体分離基板)の製造
方法に関する。
〔従来の技術〕
半導体装置等の製造に使われる半導体基板として、従来
、絶縁層分離基板(DI基扱)と呼ばれるものがある。
第3図(a)は、従来の絶縁層分離基板をあられす。
絶縁層分離基板は、支持体層(例えばポリシリコン層)
61上に絶縁層62で電気的に分離された半導体単結晶
領域63・・・が複数設けられている。そして、これら
半導体単結晶領域63・・・のうちには、その底から支
持体層61表面に達し不純物の拡散された半導体単結晶
堆積層63aを有するものがある。
この絶縁層分離基板は、つぎのようにして製造される。
まず、第3図(b)にみるようなシリコン(半導体)単
結晶ウェハ60を準備する。このウエノ\60は、分離
のための溝65がウェハ表面に形成されているとともに
表面を堆積層63 aが形成される箇所を除いて絶縁層
62となる酸化膜で覆ったというものである。
シリコン単結晶ウェハ60の表面にシリコンを堆積する
と、第3図(C1にみるように、酸化膜上には支持体層
61となるポリシリコン層が、酸化膜のない箇所にはシ
リコン半導体単結晶堆積層63a′が形成される。
ついで、この半導体堆積層63a′の表面部分に不純物
を供給(注入)し、熱拡散すると、第3図(diにみる
ように、不純物の拡散されたシリコン半導体単結晶堆積
層63aが形成される。
半導体堆積層63aの形成後、ウェハ60を、裏面側か
ら、第3図(d)に−点鎖線で示す位置まで研磨すれば
、第3図(alに示す絶縁層分離基板の完成となる。
〔発明が解決しようとする課題〕
しかしながら、上記製造方法では、特に不純物拡散部分
の厚みが大きい場合は拡散距離が長くなる。
拡散距離が長いと、長時間の拡散処理が必要となり、し
かも、不純物濃度の高いところと低いところの差が大き
くなってしまって、−様な濃度分布にすることが難しく
なる。半導体単結晶領域に不純物濃度の高い埋め込み層
のある場合、不純物が大きく再拡散してしまう。
熱拡散処理では不純物が横方向にも拡散する。
横方向の拡散を抑え、深く拡散したい場合には横方向の
拡散が問題となる。
この発明は、上記事情に鑑み、半導体堆積層における不
純物の拡散部分が厚くても、長時間の拡散処理が不要で
あり、不純物濃度分布の不均一や不純物の不要な横方向
拡散を抑えることのできる絶縁層分離基板の製造方法を
提供することを課題とする。
〔課題を解決するための手段〕
上記課題を解決するため、この発明にかかる絶縁層分離
基板の製造方法では、分離のための溝が表面に形成され
ているとともに表面を前記堆積層が形成される箇所を除
いて絶縁層となる酸化膜で覆った半導体単結晶ウェハを
用い、前記支持体層および半導体単結晶堆積層を形成し
た後、同ウェハを裏面側から前記溝が露出するまで研磨
する製造方法において、前記半導体単結晶堆積層の堆、
留途中で同層表面に不純物を供給し、ついで、堆積を続
けるようにしている。
〔作   用〕
この発明では、半導体単結晶堆積層の深いところに拡散
される不純物が、予め埋め込まれるようなかたちとなる
。不純物は埋め込まれる分、拡散距離が従来よりも短く
なる。そのため、長時間の拡散処理は不要になり、濃度
の不均一や横方向の拡散距離も抑えることができるよう
になるのである。埋め込み層の不純物の大きな再拡散も
防止できる。
〔実 施 例〕
以下、この発明を、実施例をあられす図面を参照しなが
ら詳しく説明する。
第1図(al〜(ilは、この発明の製造方法の一例に
より、絶縁層分離基板を得て、同基板を用いて半導体装
置を完成させるまでを順を追ってあられす第1図(al
にみるN−型シリコン(半導体)単結晶ウェハ1の表面
に異方性エツチングを施し、第1図(blにみるように
、分離のだめの溝2を表面に形成し、その後、埋め込み
履用N゛領域1aを形成する。
続いて、酸化膜(SiO=膜)を表面全面に形成し、つ
いで、第1図telにみるように、酸化膜における半導
体堆積層が形成される箇所に窓3を明は露出させるよう
にする。
そうすると、分離のための溝2が表面に形成されている
とともに表面を半導体単結晶堆積層が形成される箇所を
除いて絶縁層となる酸化膜4で覆ったシリコン単結晶ウ
ェハ1ができあがる。この発明では、このような半導体
単結晶ウエノ\lを用いて、絶縁層分離基板の製造を行
う。
続いて、シリコン単結晶ウェハ1の表面にノンドープシ
リコンを堆積(エピタキシャル成長)させる。そうする
と、第1図(dlにみるように、酸化膜2上には支持体
層となるポリシリコン層5′が、酸化膜2のない箇所に
はシリコン半導体(単結晶)堆積層6a′が形成される
。このとき、堆積厚みは全堆積厚みではない。つまり、
第1図(d)の状態は未だ堆積途中の状態なのである。
なお、堆積層6a′の下部分Aには、N°層1aから不
純物の拡散を受け、N−層ではなくN”層(オートドー
ピング領域)となっている。
ついで、レジストマスク(図示省略)等を利用して、堆
積途中の半導体堆積層6a′表面にN型不純物7を供給
(イオン注入)した後、イオン注入に伴う結晶欠陥を回
復させるべく、例えば、900℃、30分間等の熱処理
を行う。
熱処理後、再び、ノンドープシリコンをエピタキシャル
成長させ、第1図([1にみるように、さらにポリシリ
コン層5“およびシリコン半導体(単結晶)堆積層6a
″を形成する。
この堆積工程で、先に積まれた堆積層6a′の上部およ
び後で留まれた堆積層63″の下部分からなる部分Bは
、イオン注入された不純物の拡散を受けてN層層となる
。もちろん、先の下部分A層も、さらに拡大し、先の堆
積層6a′はN層層となる。
そして、再び、堆積層6a“表面にN型不純物を供給(
イオン注入)し、堆積層を形成するという第1図(e)
、(f)にみる工程を繰り返す。最上に積む堆積層には
、通常、形成後、不純物注入・拡散を行うようにする。
そうすると、第1図(g)にみる状態となる。これを、
ウェハ1裏面側から一点鎖線で示す溝2が露出する位置
まで研磨すれば、第1図(h)にみるように、絶縁層分
離基板10が得られる。
絶縁層分離基板10は、支持体層であるポリシリコン層
5上に絶縁層である酸化膜4で電気的に分離された半導
体単結晶領域6・・・が複数設けられており、これら半
導体単結晶領域6・・・のうちには、その底から支持体
層表面に達し不純物の拡散された半導体tn結晶堆積j
Ef6aを有するものがあることになる。
この半導体単結晶堆積層6a付き半導体単結晶領域6は
、例えば、縦型トランジスタが形成される。つまり、第
1図(1)にみるように、半導体単結晶領域6の表面に
ヘース領域(Pi)15、エミ・7り領域(N層)16
およびこれらの電極17.18を形成するとともに半導
体単結晶堆積N6a表面にコレクタ電極19を形成する
のである。20.21は絶縁層である。半導体単結晶堆
積層6aはもちろんコレクタ領域となる。
半導体単結晶堆積N6aには不純物が拡散されているの
であるが、第1図(e)からも分かるように、深く拡散
される不純物は、既にある程度埋め込まれたかたちであ
るため、表面から全ての不純物を拡散する場合に比べ、
拡散距離が短くなる。したがって、拡散時間が短く、不
純物濃度の不均一が改善される。横方向に無駄に拡散し
ないから、半導体単結晶堆積層6aは不純物濃度が十分
に高く、同堆積層6aの抵抗は十分低く、トランジスタ
のオン抵抗が小さい。長い拡散処理がないため、埋め込
み層1aの不純物が大きく再拡散して困ることもない。
なお、単結晶層をエピタキシャル成長させつつ不純物を
供給し、N゛堆積層を作ることも考えられるが、この場
合は、格子欠陥が発生し形成される素子に十分な性能を
もたせることが難しい。これに対し、この発明の製造方
法では、格子欠陥が発生しに<(、形成される素子に十
分な性能を持たせられる。
また、第2図にみるように、堆8¥層6aのある中結晶
領域6が複数あり、堆積層6aを相互に分離する必要の
ある場合、支持体層5の一部5aにAβ等を供給しP領
域に変えるようにする。PN接合分離を利用するのであ
る。
しかし、上記のエピタキシャル成長させつつ不純物を供
給すると、支持体層にもN型不純物が供給されるため、
Aβ等の供給量が多くなる。供給されたN型不純物を打
ち消す必要があるからである。
しかし、この発明の製造方法では、A1等の供給ffi
は少な(でよい。ポリシリコン層にはN型不純物を拡散
させないようにして打ち消し分をなくすことができるか
らである。Aβ等の供給量が少ないと、N型単結晶層に
形成されるP型層の深さが浅くて除去すべき層の厚みが
薄くなり、無駄が減る。
この発明は上記実施例に限らない。
実施例では、堆積層を3段に分けて形成した。
4段、5段とさらに多数段に分けて形成してもよい。要
は、2段以上に分けて形成すればよい。
半導体堆積層に供給される不純物がN型でなくP型であ
って、堆積層がP型不純物領域となるようにしてもよい
〔発明の効果〕
この発明では、堆積途中にある半導体層表面に不純物を
供給し、ついで、堆積を続けるようにしている。そのた
め、格子欠陥の発生を抑え形成する素子に十分な性能を
もたせることができる。しかも、半導体堆積層における
不純物拡散部分が厚くても、長時間の拡散処理が不要と
なり、不純物濃度分布の不均一や不純物の不要な横方向
拡散を抑制することができる。さらに、埋め込み層のあ
る場合、不純物が大きく再拡散して困るようなこともな
い。
【図面の簡単な説明】
第1図(a)〜Fllは、この発明の製造方法の一例に
より絶縁層分離基板を得て、同基板を用いて半導体装置
を完成させるまでを順にあられす概略断面図、第2図は
、この発明の製造方法で得た他の構成の絶縁層分離基板
をあられす概略断面図、第3図(al〜fd+は、従来
の絶縁層分離基板の製造方法を説明するための概略断面
図である。 1・・・半導体単結晶ウェハ  2・・・分離のための
溝  4・・・絶縁層となる酸化膜  5・・・支持体
層6・・・半導体単結晶領域  6a・・・不純物の拡
散された半導体堆積層  7・・・不純物  1旧・・
絶縁層分離基板 代理人 弁理士  松 本 武 彦

Claims (1)

    【特許請求の範囲】
  1. 1支持体層上に絶縁層で電気的に分離された半導体単結
    晶領域が複数設けられ、これら半導体単結晶のうちには
    、その底から支持体層表面に達し不純物の拡散された半
    導体単結晶堆積層を有するものがある絶縁層分離基板を
    得るにあたり、分離のための溝が表面に形成されている
    とともに表面を前記堆積層が形成される箇所を除いて前
    記絶縁層となる酸化膜で覆った半導体単結晶ウェハを用
    い、前記支持体層および半導体単結晶堆積層を形成した
    後、同ウェハを裏面側から前記溝が露出するまで研磨す
    る製造方法において、前記半導体単結晶堆積層の堆積途
    中で同層表面に不純物を供給し、ついで、堆積を続ける
    ようにする絶縁層分離基板の製造方法。
JP63239496A 1988-09-24 1988-09-24 絶縁層分離基板の製造方法 Pending JPH0287548A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63239496A JPH0287548A (ja) 1988-09-24 1988-09-24 絶縁層分離基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63239496A JPH0287548A (ja) 1988-09-24 1988-09-24 絶縁層分離基板の製造方法

Publications (1)

Publication Number Publication Date
JPH0287548A true JPH0287548A (ja) 1990-03-28

Family

ID=17045647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63239496A Pending JPH0287548A (ja) 1988-09-24 1988-09-24 絶縁層分離基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0287548A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6080243A (ja) * 1983-10-08 1985-05-08 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JPS60224241A (ja) * 1984-04-20 1985-11-08 Nec Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6080243A (ja) * 1983-10-08 1985-05-08 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JPS60224241A (ja) * 1984-04-20 1985-11-08 Nec Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US3966577A (en) Dielectrically isolated semiconductor devices
JPH08116038A (ja) 半導体装置及びその製造方法
JP2775194B2 (ja) 半導体装置および半導体分離構造を製造する方法
US5554562A (en) Advanced isolation scheme for deep submicron technology
KR100314347B1 (ko) 반도체장치및그제조방법
JPH0287548A (ja) 絶縁層分離基板の製造方法
JPS58200554A (ja) 半導体装置の製造方法
US20090170264A1 (en) Method of producing semiconductor device
JP2643015B2 (ja) 完全誘電体分離基板の製造方法
JPH0421343B2 (ja)
JP2512084B2 (ja) 半導体装置の製造方法
JP3157595B2 (ja) 誘電体分離基板
JP2760505B2 (ja) Pinダイオードの製造方法
JPH01238033A (ja) 誘電体分離型半導体基板及びその製造方法
KR100209765B1 (ko) 바이모스 제조방법
JPH0577294B2 (ja)
JPH1050820A (ja) 半導体装置およびその製造方法
JPH02130965A (ja) 半導体装置の製造方法
JPS60752A (ja) 半導体装置の製造方法
JPS6130047A (ja) 半導体装置の製造方法
KR930000325B1 (ko) 트랜지스터 및 그 제조방법
JPH01274448A (ja) 素子分離領域の形成方法
JPS59165435A (ja) 半導体装置の製造方法
JPS63260176A (ja) 半導体装置の製造方法
JPH02232929A (ja) 埋込層を備えた半導体装置