JPH0297018A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0297018A JPH0297018A JP24909188A JP24909188A JPH0297018A JP H0297018 A JPH0297018 A JP H0297018A JP 24909188 A JP24909188 A JP 24909188A JP 24909188 A JP24909188 A JP 24909188A JP H0297018 A JPH0297018 A JP H0297018A
- Authority
- JP
- Japan
- Prior art keywords
- slit
- etching
- film
- semiconductor substrate
- conducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000001020 plasma etching Methods 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 14
- 239000010703 silicon Substances 0.000 abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 12
- 230000003647 oxidation Effects 0.000 abstract description 12
- 238000007254 oxidation reaction Methods 0.000 abstract description 12
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 12
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 239000012535 impurity Substances 0.000 abstract description 5
- 238000001312 dry etching Methods 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 210000000988 bone and bone Anatomy 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体装置の製造方法に関し、詳細には半導
体装置のスリットの形成方法に関するものである。
体装置のスリットの形成方法に関するものである。
（従来の技術）
近年、半導体装置はより一層高集積化に向かっている。
このため、例えばｌトランジスタｌキャパシタ型のＭＯ
Ｓダイナミックメモリにおいては、特開昭６０−２１３
０５４号公報等に開示されているように、３次元的にキ
ャパシタを形成し容量を増加させるために半導体基板に
スリットを形成し、そのスリット側面にＭＯＳキャパシ
タを形成している。
Ｓダイナミックメモリにおいては、特開昭６０−２１３
０５４号公報等に開示されているように、３次元的にキ
ャパシタを形成し容量を増加させるために半導体基板に
スリットを形成し、そのスリット側面にＭＯＳキャパシ
タを形成している。
次に、第２図により上記スリットの形成方法について述
べる。まず、第２図（ａ）に示すように、Ｐ型のシリコ
ン基板１に選択酸化法によりフィールド酸化膜２とその
下側にＰ９型のチャンネルストップ層３を形成し、この
後、ＣＶＤ法（化学的気相成長法）により全面にシリコ
ン酸化膜４を膜厚約１００００人堆積させる。
べる。まず、第２図（ａ）に示すように、Ｐ型のシリコ
ン基板１に選択酸化法によりフィールド酸化膜２とその
下側にＰ９型のチャンネルストップ層３を形成し、この
後、ＣＶＤ法（化学的気相成長法）により全面にシリコ
ン酸化膜４を膜厚約１００００人堆積させる。
次に、第２図中）に示すように、公知のホトリソエツチ
ング技術によりシリコン酸化膜４を選択的にエツチング
して除去し、この残存したシリコン酸化膜４をマスクに
して反応性イオンエツチング法（以下、ＲＩＥ法と称す
、）によりシリコン基板１をエツチングして例えば２ｎ
程度の所定の深さのスリット５を形成する。
ング技術によりシリコン酸化膜４を選択的にエツチング
して除去し、この残存したシリコン酸化膜４をマスクに
して反応性イオンエツチング法（以下、ＲＩＥ法と称す
、）によりシリコン基板１をエツチングして例えば２ｎ
程度の所定の深さのスリット５を形成する。
次に、第２図（Ｃ）に示すように、シリコン酸化膜４を
ＨＦ系のエツチング液によりエツチング除去し、約１０
００℃の熱酸化を行なって、シリコン基板１の表面上に
厚さ２０００人程度０熱酸化膜６を形成する。
ＨＦ系のエツチング液によりエツチング除去し、約１０
００℃の熱酸化を行なって、シリコン基板１の表面上に
厚さ２０００人程度０熱酸化膜６を形成する。
次に、第２図（ｄｌに示すように、熱酸化膜６をＨＦ系
のエツチング液によりエツチングしてスリット５のコー
ナ一部を丸めてスリット５をＵ字形状にする。
のエツチング液によりエツチングしてスリット５のコー
ナ一部を丸めてスリット５をＵ字形状にする。
以降の工程でスリット５にＭＯＳキャパシタ等を形成し
ていた。
ていた。
（発明が解決しようとする課Ｈ）
しかし、以上述べた方法であってもＲＩＥ法によりスリ
ットを形成しているためにスリットのコーナ一部が直角
になり、そのままでスリットにキャパシタ等の素子を形
成すると、例えばそのスリットを熱酸化させた際にコー
ナ一部に応力集中し、シリコン基板に多数の結晶欠陥を
発生させる。この、結晶欠陥は素子の特性上の欠陥とな
るためにないことが望ましい、そのために、予め約１０
００℃の熱酸化を行なってスリット５のコーナ一部を丸
めている。スリット５をＵ字形状にすればその後の酸化
処理等でコーナ一部への応力集中がなくなるものの、約
１０００℃の熱酸化処理では例えばチャンネルストップ
層３等の不純物拡散層が熱拡散して濃度が変動してしま
いチャンネルストップ層としての役割等が果せなくなる
等の課題があった。
ットを形成しているためにスリットのコーナ一部が直角
になり、そのままでスリットにキャパシタ等の素子を形
成すると、例えばそのスリットを熱酸化させた際にコー
ナ一部に応力集中し、シリコン基板に多数の結晶欠陥を
発生させる。この、結晶欠陥は素子の特性上の欠陥とな
るためにないことが望ましい、そのために、予め約１０
００℃の熱酸化を行なってスリット５のコーナ一部を丸
めている。スリット５をＵ字形状にすればその後の酸化
処理等でコーナ一部への応力集中がなくなるものの、約
１０００℃の熱酸化処理では例えばチャンネルストップ
層３等の不純物拡散層が熱拡散して濃度が変動してしま
いチャンネルストップ層としての役割等が果せなくなる
等の課題があった。
本発明は、以上述べたスリットの丸め処理のために不純
物拡散層の濃度が変動してしまう課題を除去し、信転性
に優れた半導体装置の製造方法を提供することを目的と
する。
物拡散層の濃度が変動してしまう課題を除去し、信転性
に優れた半導体装置の製造方法を提供することを目的と
する。
（課題を解決するための手段）
本発明の半導体装置の製造方法は、半導体基板上にスリ
ットエツチング用のマスクとなる絶縁膜と多結晶膜とを
順次に形成し、その後ＲｒＥにより多結晶膜と半導体基
板とをエツチングしてスリットを形成する。
ットエツチング用のマスクとなる絶縁膜と多結晶膜とを
順次に形成し、その後ＲｒＥにより多結晶膜と半導体基
板とをエツチングしてスリットを形成する。
（作 用）
本発明による半導体装置の製造方法は、ＲＩＥによりエ
ツチングするとコーナ一部が丸味を帯びたスリットを半
導体基板に形成でき、高温処理しないのでよい。
ツチングするとコーナ一部が丸味を帯びたスリットを半
導体基板に形成でき、高温処理しないのでよい。
（実施例）
以下、本発明の一実施例を図面に基づいて説明する。第
１図は本発明の一実施例による半導体装置の工程図であ
る。
１図は本発明の一実施例による半導体装置の工程図であ
る。
まず、第１図（ａｌに示すように、シリコン基板１に従
来と同様にしてフィールド酸化膜２とチャンネルストッ
プ層３を形成して素子骨Ｍ ｔｉＩ域を形成し、この後
に、ＣＶＤ法によりシリコン基板１上全面にシリコン酸
化膜４を厚さ約１００００ 人堆積させ、さらに、フォ
トリソエツチング技術によりシリコン酸化膜４を選択的
に除去して開孔部４ａを形成する。この開孔部４ａの底
面にはシリコン基板１の表面部分が露出している。
来と同様にしてフィールド酸化膜２とチャンネルストッ
プ層３を形成して素子骨Ｍ ｔｉＩ域を形成し、この後
に、ＣＶＤ法によりシリコン基板１上全面にシリコン酸
化膜４を厚さ約１００００ 人堆積させ、さらに、フォ
トリソエツチング技術によりシリコン酸化膜４を選択的
に除去して開孔部４ａを形成する。この開孔部４ａの底
面にはシリコン基板１の表面部分が露出している。
次に、第１図化）に示すように、シリコン酸化膜４及び
シリコン基板１部分上に低圧ＣＶＤ法によりポリシリコ
ンを厚さ約３０００人成長させ、ポリシリコン膜７を全
面に形成する。この時、開孔部４ａにおけるポリシリコ
ン膜７の表面が逆末広がりの形状になる。
シリコン基板１部分上に低圧ＣＶＤ法によりポリシリコ
ンを厚さ約３０００人成長させ、ポリシリコン膜７を全
面に形成する。この時、開孔部４ａにおけるポリシリコ
ン膜７の表面が逆末広がりの形状になる。
次に、第１図（Ｃ１に示すように、シリコン酸化膜４を
マスクにしてＲＩＥ法により全面をエツチングし、ポリ
シリコン膜７のエツチングに続いてシリコン基板ｌを開
孔部４ａから例えば’ｌｐａ程度の所定の深さにエツチ
ングして、スリット５を形成する。エツチング前に既に
ポリシリコン膜７の開孔部４ａにおける表面の断面形状
が逆末広がりの形状となっており、ポリシリコン膜７の
膜厚骨だけエツチングした時には、ポリシリコン膜７が
その形状でシリコン酸化膜４の開孔部４ａにサイドウオ
ール状に残存するために、この後のエツチングにより形
成されるスリット５はＵ字形断面となり、全コーナ一部
が丸味を帯びている。
マスクにしてＲＩＥ法により全面をエツチングし、ポリ
シリコン膜７のエツチングに続いてシリコン基板ｌを開
孔部４ａから例えば’ｌｐａ程度の所定の深さにエツチ
ングして、スリット５を形成する。エツチング前に既に
ポリシリコン膜７の開孔部４ａにおける表面の断面形状
が逆末広がりの形状となっており、ポリシリコン膜７の
膜厚骨だけエツチングした時には、ポリシリコン膜７が
その形状でシリコン酸化膜４の開孔部４ａにサイドウオ
ール状に残存するために、この後のエツチングにより形
成されるスリット５はＵ字形断面となり、全コーナ一部
が丸味を帯びている。
次に、第１図（ｄｌに示すように、ＨＦ系のエツチング
液又はドライエツチング法を用いてシリコン酸化膜４を
除去した後に、シリコン基板１の全面に約９００℃の熱
酸化により厚さ２００人程０の熱酸化膜を形成した後に
、この熱酸化膜をＨＦ系のエソチンダ液によりエツチン
グ除去する。この熱酸化はスリット５のシリコン表面に
受けたプラズマダメージ（シリコン結晶の結晶欠陥）を
除去する目的で行なわれる。又、この熱酸化は約９００
℃の低温の熱酸化なのでチャンネルストップ層３等の不
純物拡散層が拡散して濃度変化をもたらすことがない。
液又はドライエツチング法を用いてシリコン酸化膜４を
除去した後に、シリコン基板１の全面に約９００℃の熱
酸化により厚さ２００人程０の熱酸化膜を形成した後に
、この熱酸化膜をＨＦ系のエソチンダ液によりエツチン
グ除去する。この熱酸化はスリット５のシリコン表面に
受けたプラズマダメージ（シリコン結晶の結晶欠陥）を
除去する目的で行なわれる。又、この熱酸化は約９００
℃の低温の熱酸化なのでチャンネルストップ層３等の不
純物拡散層が拡散して濃度変化をもたらすことがない。
この工程後に、例えばＭＯＳキャパシタをスリット５に
形成すれは“よい。
形成すれは“よい。
（発明の効果）
以上のように本発明の製造方法によれば半導体基板上に
スリットエツチング用のマスクとなる絶縁膜と多結晶膜
を順次に形成した後に、ＲＩＨにより半導体基板にスリ
フ、トを形成するようにしたので、高温処理することな
くコーナ一部が丸味を帯びたスリットを形成できるため
に不純物拡散層の濃度が変動せず、その役割を果すこと
ができ、半導体装置の信転性の向上が期待出来るのであ
る。
スリットエツチング用のマスクとなる絶縁膜と多結晶膜
を順次に形成した後に、ＲＩＨにより半導体基板にスリ
フ、トを形成するようにしたので、高温処理することな
くコーナ一部が丸味を帯びたスリットを形成できるため
に不純物拡散層の濃度が変動せず、その役割を果すこと
ができ、半導体装置の信転性の向上が期待出来るのであ
る。
第１図は本発明の一実施例による半導体装置の工程図、
第２図は従来例の半導体装置の工程図である。 １・・・シリコン基板、２・・・フィールド酸化膜、３
・・・チャンネルストップ層、４・・・シリコン酸化膜
、４ａ・・・開孔部、５・・・スリット、７・・・ポリ
シリコン膜。
第２図は従来例の半導体装置の工程図である。 １・・・シリコン基板、２・・・フィールド酸化膜、３
・・・チャンネルストップ層、４・・・シリコン酸化膜
、４ａ・・・開孔部、５・・・スリット、７・・・ポリ
シリコン膜。
Claims (1)
- 【特許請求の範囲】 半導体基板上にスリットエッチング用のマスクとなる
開孔部を有する絶縁膜を形成する第１工程と、 前記絶縁膜を含む全面上に前記半導体基板材の多結晶膜
を成長させる第２工程と、 前記多結晶膜の上から反応性イオンエッチングを行なっ
て前記多結晶膜をエッチング除去すると共に前記開孔部
側から前記半導体基板を所定の深さエッチングしてスリ
ットを形成する第３工程とを備えたことを特徴とする半
導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24909188A JPH0297018A (ja) | 1988-10-04 | 1988-10-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24909188A JPH0297018A (ja) | 1988-10-04 | 1988-10-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0297018A true JPH0297018A (ja) | 1990-04-09 |
Family
ID=17187850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24909188A Pending JPH0297018A (ja) | 1988-10-04 | 1988-10-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0297018A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351637A (ja) * | 2005-06-13 | 2006-12-28 | Shibaura Mechatronics Corp | エッチング方法及びデバイスの製造方法 |
-
1988
- 1988-10-04 JP JP24909188A patent/JPH0297018A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351637A (ja) * | 2005-06-13 | 2006-12-28 | Shibaura Mechatronics Corp | エッチング方法及びデバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2658824B2 (ja) | 半導体装置の製造方法 | |
| JPS61289644A (ja) | 半導体デバイスの製造法 | |
| JPH08195482A (ja) | 半導体装置の製造方法 | |
| JPH0297018A (ja) | 半導体装置の製造方法 | |
| JPH0351095B2 (ja) | ||
| JPH10150034A (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| JPH0284714A (ja) | 半導体装置の製造方法 | |
| KR0179555B1 (ko) | 반도체 장치의 소자 분리방법 | |
| JPS5923476B2 (ja) | 半導体装置の製造方法 | |
| KR0167600B1 (ko) | 반도체 장치의 소자 분리 방법 | |
| JPH02130852A (ja) | 半導体装置 | |
| JPH04133428A (ja) | 半導体装置の製造方法 | |
| JPS63278256A (ja) | 半導体装置およびその製造方法 | |
| JP2722823B2 (ja) | 多結晶Ｓｉ膜の選択堆積方法 | |
| KR0167599B1 (ko) | 반도체 장치의 소자 분리방법 | |
| KR0172732B1 (ko) | 반도체 소자 분리방법 | |
| JPS63252448A (ja) | 半導体装置の製造方法 | |
| JPH04177729A (ja) | 半導体素子の製造方法 | |
| JPH06283676A (ja) | 半導体装置の製造方法 | |
| JPS61292935A (ja) | 半導体装置の製造方法 | |
| JPH08236475A (ja) | コンタクト窓の形成方法 | |
| JPH0936323A (ja) | 半導体装置の製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPH02253623A (ja) | 半導体装置の製造方法 | |
| JPH07240475A (ja) | 半導体装置の製造方法 |