JPH03100754A - Ｃｐｕ制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、押出機等の温度制御を行う調節計等に組み込
まれるＣＰＵの制御方式に関するものである。

〈従来の技術〉 上記調節計等の場合、取り扱い情報量が多いため、装置
内に複数のＣＰＵを内蔵させ、相互に独立して動作させ
て使用する必要がある。

このため、従来は、例えば第５図に示したように、メイ
ンのデーターバス５１に、メインＣＰＵ５２、ＲＡＭ５
３、その他の部品（ＲＯＭ、Ｉ１０ボート等）５４を接
続し、サブのデータバス６１に、サブＣＰＵ６２、サブ
ＲＡＭ６３、その他の部品（ＲＯＭ、Ｉ１０ボート等）
６４を接続して、メインのデータバス５１とサブのデー
タバス６１間のデータの交換は、デュアルポートＲＡＭ
５５を通じて行う方式が取られている。

〈発明が解決しようとする課題〉 ところが、上記第５図のＣＰＵ間の制御方式の場合だと
、メインＣＰＵ５２とサブＣＰＵ６２とは各々独立に動
作しているため、デュアルポートＲＡＭ５５上でのデー
タのやりとり等には、特別な処理（例えばデータチエツ
ク）が必要とされた。

例えば、サブＣＰＵ６２が２バイトずつデータをデュア
ルボー）ＲＡＭ５５に格納する場合、１９９℃の温度デ
ータを例にとると、ステップ■で０１を格納し、ステッ
プ■で９９を格納し、その結果として、ステップ■にお
いて０１９９という値がデュアルボー）ＲＡＭ５５に格
納される。

一方、サブＣＰＵ６２とメインＣＰＵ５２とは、夫々独
立してデータ処理を行っているため、メインＣＰＵ５２
の温度データの読み込みにあっては、前記ステップ■の
０１９９を読むのであれば、何ら問題がないが、前記ス
テップのとステップ■との間にメインＣＰＵ５２が温度
データの読み込みを行った場合、データは０１００とし
て格納されているため、１００℃として認識される恐れ
がある。このため、データを複数回読み込んで、例えば
２回読み、両者が異なる場合には、さらにもう１度読み
込んで、３回目の値を採用する等の処理（データチエツ
ク）が必要であった。

この複数回データを読み込むという処理は、サブＣＰＵ
とメインＣＰＵとのデータ交換量が多くなればなるほど
メインＣＰＵの処理速度を低下させる原因となっていた
。

さらに、メインＣＰＵとサブＣＰＵは相互に独立して動
いているため、一方のＣＰＵで他方のＣＰＵの誤動作が
ないことを監視する必要がある。

本発明は、このような従来の問題点に鑑みてなされたも
のである。

〈課題を解決するための手段〉 か〜る本発明の特徴とする点は、メインＣＰＵと１また
は複数のサブＣＰＵ間で共存するデュアルポートＲＡＭ
中にデータチャンネル領域を設けると共に、前記メイン
ＣＰＵのメインＲＡＭおよびサブＣＰＵのサブＲＡＭ中
にも夫々データチャンネル領域を設け、前記メインＣＰ
ＵおよびサブＣＰＵ間のデータの入出力を、前記各デー
タチャンネル領域のチャンネル数を判断して、行うＣＰ
Ｕ制御方式にある。

く作用〉 本発明では、このようにメインＣＰＵと１または複数の
サブＣＰＵ間に、データチャンネル領域を有するデュア
ルボー）ＲＡＭと、同じくデータチャンネル領域を有す
るメインＲＡＭおよびサブＲＡＭを介在させであるため
、簡単なハードウェア構成で、大量の情報を各ＣＰＵ間
で分担してスムーズにかつ効率的に処理することができ
る。

〈実施例〉 第１図は本発明に係るＣＰＵ制御方式の概略になる一実
施例を示したものである。

図において、１２はメインＣＰＵ５１４はメインＲＡＭ
、２２ａ−ｎは各々独立に制御を行いメインＣＰＵ１２
とも独立しているサブＣＰＵ、２４ａ−ｎはサブＲＡＭ
、３４ａ−ｎは上記これらのメインＣＰＵ１２と各サブ
ＣＰＵ２２ａ〜ｎとの間で共有されているデュアルボー
）ＲＡＭである。

同図では、説明の都合上、デュアルボー）ＲＡＭ３４ａ
とこれに対応したメインＲＡＭ１４の記憶領域１４ａ部
分は拡大して示しであるが、他のデュアルポートＲＡＭ
３４ｂ−ｎ、メインＲｊ６Ｍ１４の記憶領域１４ｂ−ｎ
も同様である。

上記メインＲＡＭ１４内には、このようにサブＣＰＵ２
２ａ−ｎに対応した記憶領域１４ａ−ｎと、その他、メ
インＣＰＵ１２により入出力制御される多数のデータの
記憶領域１４ｘが確保されている。

そして、サブＣＰＵ２２　ａに対応する記憶領域１４ａ
は、デュアルボー）ＲＡＭ３４　ａからデータを取り込
む領域（図中上段）と、デュアルボー）ＲＡＭ３４ａに
データを送るデータをストックしておく領域（図中下段
）により構成されている。

また、上記デュアルポートＲＡＭ３４ａ−ｎはサブＲＡ
Ｍ２４ａｘｎの数と対応しており、このサブＲＡＭ２４
ａｘｎとメインＲＡＭ１４間のデータの交換時の記憶領
域を有している。

さらに、図示のデュアルポートＲＡＭ３４　ａから明ら
かなように、このデュアルポートＲＡＭ３４ａ中には、
サブＲＡＭ２４　ａからメインＲＡＭ１４ヘデータを送
る場合に使用され、サブＣＰＵ２２ａの制御下でサブＲ
ＡＭ２４　ａか“ら１つ１つのデータが決められた順番
通り書き込まれるデー夕領域５１〜、と、メインＲＡＭ
１４からサブＲＡＭ２４ａヘデータを送る場合に使用さ
れ、メインＣＰＵ１２の制御下でメインＲＡＭ１４から
１つ１つデータが決められた順番通り書き込まれるデー
タ領域６Ｉ−１とがある。

また、デュアルポートＲＡＭ３４ａ中には、サブＲＡＭ
２４　ａからこのデュアルポートＲＡＭ３４ａへのデー
タ書き込み後、書き込んだデータ隘が記憶されるデータ
チャンネル領域１と、メインＲＡＭ１４からデュアルボ
ー）ＲＡＭ３４ａへのデータ書き込み後、書き込んだデ
ータＮαが記憶されるデータチャンネル領域３とがある
。

このデータチャンネル領域１はメインＲＡＭＩ４中のデ
ータチャンネル領域２と対応しており、データチャンネ
ル領域３はサブＲＡＭ２４ａ中のデータチャンネル領域
４と対応している。

デュアルポートＲＡＭ３４ｂ〜ｎ、サブＲＡＭ２４　ｂ
　〜ｎ　ｓメインＲＡＭメインＲＡＭ１４ｂ〜ｎも同様
な構成となっている。

以上のように構成される本発明では、例えば外部の測定
手段等からのデータがサブＣＰＵ２２　ａの制御下でサ
ブＲＡＭ２４ａに記憶される。

その後、サブＣＰＵ２２　ａはそのデータをもとに演算
、制御等を行うと同時にそのデータをデュアルボー）Ｒ
ＡＭ３４ａの指定のデータ領域５．〜７に書き込む。そ
して、さらにデータチャンネル領域１へは現在書き終え
たチャンネル数を入れる。

一方、メインＣＰＵ１２の制御下で、デュアルポートＲ
ＡＭ３４　ａの指定のデータ領域５．〜７によりデータ
を読み込むわけであるが、メインＲＡＭ１４上の自己の
データチャンネル領域２のチャンネル数、例えばｍと、
デュアルボー）ＲＡＭ３４ａ上のデータチャンネル領域
ｌのチャンネル数、例えばｌとを比較して、その読み込
みを行う。

この間のより詳細な動作を示すと、第２図のフローチャ
ートの如くである。

このフローチャートは、基本的には、ある一定期間（例
えば２００ｍ５）毎に繰り返して動作するプログラムで
ある（ただし、メインＣＰＵの負荷によっては、この一
定期間で実行されない場合が生じることもある）。

先ず、ステップ１で、データチャンネル領域１のチャン
ネル数ｌが、前回のサンプリングと同じ値かを判断する
。前回のサンプリングの値は、データチャンネル領域２
に記憶されているチャンネル数ｍであるのでｌとｍの比
較となる。

サブＣＰＵ２２ａはデュアルボー１−ＲＡＭ３４ａにデ
ータの書き込みを２００ｍ５等の一定期間毎に必ず行う
ので、正常に動作している場合には、データチャンネル
領域１のチャンネル数！は必ず更新されるずなので、通
常はＮＯでステップ２へ移る。

このステップ２では、エラーカウント値にのカウント値
をゼロ（０）にする。

そして、ステップ３〜７では、メインＣＰＵＩ２の制御
下でデュアルボー）ＲＡＭ３４ａ内の最新データを繰り
返し読み込んで、メインＲＡＭＩ４に書き込む動作を行
う。

ステップ３〜５では、今回読み込むデュアルポートＲＡ
Ｍ３４ａのデータ領域を求める計算を行う。

つまり、ステップ３では、前１回読み終えたデータ領域
ｍに１を加え、ステップ４では、１を加えたことで、デ
ュアルボー）ＲＡＭ３４　ａのデータ領域の最大値ｎを
越えていないかを判断し、越えていれば、ステップ５で
、ｍを１とする。越えていなければ、ステップ６に移る
。

このステップ６では、上記ステップ３〜５で決めた今回
読み込むデュアルボー１−ＲＡＭ３４　ａのデータ領域
ｍを読み込んで、データチャンネル領域２の値（デュア
ルボー）ＲＡＭ３４ａがらメインＲＡＭ１４ａに読み終
えたデータ領域番号）を更新してｍとする。

ステップ７では、ステップ６で更新したデータチャンネ
ル領域２の値（デュアルボー）ＲＡＭ３４ａからメイン
ＲＡＭ　１４　ａに読み終えたデータ領域番号）とデー
タチャンネル領域ｌの値（サブＲＡＭ２４ａからデュア
ルポートＲＡＭ２４　ａに読み終えたデータ領域番号）
を比較し、同じなら、デュアルボー）ＲＡＭ３４ａ上の
新しいデータはすべて読み込み終えたことになるため、
ステップ１１で終了する。異なるなら、まだ読み込んで
いない新しいデータがあるため、ステップ３へ戻り、す
べてのデータを読み込むまで、ステップ３〜７を繰り返
し行う。

ステップ８〜ｌＯでは、データチャンネル領域１のチャ
ンネル数ｌが書き変わらなかった場合のエラー処理を行
うフローで、異常時の処理が行われる。つまり、ステッ
プ１でＹＥＳと判断された回数をステップ８でカウント
し、ステップ９である指定の回数（Ｅ）を越えた場合に
サブＣＰＵの故障等のエラーと判断し、ステップ１０で
エラー処理を行う、指定の回数（Ｅ）を越えない場合に
は、ステップ１１で終了する。

メインＲＡＭ　１４　ａからサブＲＡＭ２４ａへのデー
タの転送もサブＲＡＭ２４　ａ上の自己のデータチャン
ネル領域４のチャンネル数、例えばｍとデュアルポート
ＲＡＭ３４ａ上のデータチャンネル領域３のチャンネル
数、例えばｌ′とを使用して同様に行われる。

次に、第３図は本発明に係るＣＰＵ１１１１方式を温度
制御等の調節計に適用した場合の具体例の一例を示した
ものである。

この調節計において、１１はメイン系統のメインデータ
バスで、これにはメインＣＰＵ１２、このメインＣＰＵ
１２のプログラム等が格納されるメインＲＯＭ１３、メ
インＣＰＵ１２のためのデータ等が格納されるメインＲ
ＡＭ１４、各種のメイン入力ボート１６１〜，１、各種
のメイン出力ボート１７．〜７等が夫々接続されている
。

一方、２１　ａｘｎは、複数のサブ系統ａ　”−ｎのサ
ブデータバスで、これらにも、サブＣＰＵ２２ａ　−ｎ
　、これらのサブＣＰＵ２２ａｘｎのプログラム等が格
納されたサブＲＯＭ２３ａ−ｎ、サブＣＰＵ２２ａ〜ｎ
のためのデータ等が格納されるサブＲＡＭ２４ａ−ｎ、
各種のサブ入力ポート２６　ａ　Ｉ＃ｌｌ　””　ｎ　
＋＃ｆｉ　、各種のサブ出力ボート２７ａ重〜、〜ｎ１
〜１等が夫々接続されている。

そして、上記メイン系統のメインデータバス１１と、サ
ブ系統ａ　”−ｎのサブデータバス２１ａ〜ｎとの間に
は、上述したデータ領域５１＃ｌｌ　＋　　６１〜７、
データチャンネル領域１．３等が内蔵された、夫、々デ
エアルボー）ＲＡＭ３４ａ−ｎが接続されている。

ここで、複数のサブ系統ａ　”−ｎを設けであるのは、
最近の調節計の場合、多数の測定点等に対応する必要が
ある等、データの取り扱い量が飛躍的に増大して来てい
るからである。

例えば、第４図に示した如き押出機４０の温度制御を例
に取れば、上記のような結線からなる調節計４１を用い
る場合、複数の領域（部位）１〜ｎで、多数の温度セン
サ４２　（１）〜（７）　により温度測定を行い、その
結果に対応して、複数の加熱ヒータ４３（１）〜。）に
より押出機４０の所望部位を分担加熱させる必要がある
からである。

従うて、上記１個の領域を１チヤンネルとして１個のサ
ブＣＰＵ２２ａ−ｎに例えば８チャンネル分ずつ分担さ
せるようにしである。

次に、このような本発明方式を導入した調節計４１の動
作を説明すると、以下の如くである。

この本調節計４１では、温度制御にあたって、メインＣ
ＰＵ１２の各種のメイン入力ポート１６、〜ヵのキー人
力や、スイッチ操作等を通じて、各部位での設定温度（
ＳＶ）や、ＰＩＤ定数、時間、警報の有無等が設定され
、それらの設定内容は、メインＲＡＭ１４に記憶される
。また、その際の設定値等は、メイン出力ボート１７．
〜７の表示器を通じて計器前面等に表示される。

メインＲＡＭ１４に記憶されたデータは、メインＣＰＵ
１２の制御下で、デュアルポートＲＡＭ３４ａ−ｎに移
され、その後、サブＣＰＵ２２　ａ〜ｎのサブＲＡＭ２
４ａ−ｎに記憶される。

先ず、この調節計４１においては、上述したように押出
機４０の所望部位に対して、第３図中の点線で囲まれる
１個のサブ系統を例えば８チヤンネルとして担当させ、
各サブ系統を独立して動作させている。

例えば、点線で囲まれる１個のサブ系統のうちサブＣＰ
Ｕ２２　ａで制御するサブ入力ボート２６ａ、〜７から
は、温度センサ４２（１）〜、６．からのデ−タが入っ
ている。この測定値（ｐｖ）については、例えば２００
ｍｓに１回１チヤンネル毎に取り込み、サブＲＡＭ２４
ａに格納させる。他のサブ系統も同様に動作する。

メインＲＡＭ１４内にも、温度に関するデータが存在す
る。例えば設定値（ＳＶ）、ＰＩＤ定数等は、メイン入
力ポート１６１〜７のキー設定により入力され、メイン
ＲＡＭ１４に記憶された後、メインＣＰＵ１２の働きに
よりデュアルポートＲＡＭ３４ａ〜ｎに書き込まれる。

このデュアルボー１−ＲＡＭ３４ａ−ｎのデータは、サ
ブＣＰＵ２２ａ−ｎによりサブＲＡＭ２４ａ−ｎに取り
込まれる。

上記のようにして格納されている測定値（ＰＶ）および
設定値（３Ｖ）、ＰＩＤ定数等により、サブＣＰＵ２２
ａ−ｎは、ＰＩＤ演算を行い、出力値を算出し、操作量
（ＭＶ）として、サブ出カポ−）２７ａｌ〜７〜ｎｔ〜
７より出力し、夫々に対応する加熱ヒータ４３　（１）
〜（１を加熱制御したり、あるいは測定値（ＰＶ）と設
定値（ＳＶ）と警報設定値との関係から警報出力を出力
したりする。

そして、これらのデータも、サブＲＡＭ２４　ａ〜ｎに
格納する。

次に、サブＣＰＵ２２ａ−ｎは、上記デュアルポートＲ
ＡＭ３４ａ＝ｉｘのデータの書き換え作業を行う、つま
り、入力したデータと、メインＣＰＵ１２からのデータ
をもとに演算を行いサブＲＡＭ２４ａ−ｗｎに記憶する
。そして、そのデータを表示等で使用するためにデュア
ルボー）ＲＡＭ３４ａ−ｎに送る。これをメインＣＰＵ
１２が取り込む。

そして、上記各作業において、原則的には、サブＣＰＵ
２２ａ−ｎとメインＣＰＵ１２は夫々独立している。従
って、表示やキー人力等により、メインＣＰＵ１２の仕
事量が増えても、温度制御に関しては、サブＣＰＵ２２
ａ−ｎにより余裕を持って行うことができる。制御点数
が増えれば、その分サブ系統を増設すればよいだけであ
る。

メインＣＰＵ１２での重要な仕事は、上記表示や設定の
処理、温度制御以外の制御動作であり、メイン入力ポー
ト１６ａｌ〜、〜ｎ、〜７から入力した押出機４０のモ
ータ回転数や電流値等のアナログ入力や、モータ始動、
停止信号等のようなデジタル入力をキー操作やスイッチ
操作により設定した際、いろいろな画面に切り換えて表
示したり、これらの操作により決められた出力を出した
りもすることもできる。

なお、上記実施例では、調節計の場合であったが、本発
明は、これに限定されず、同様の問題を有するその他の
機器にも応用することが可能である。

〈発明の効果〉 以上の説明から明らかなように本発明に係るＣＰＵＩＩ
Ｉ？１方式は、メインＣＰＵと１または複数のサブＣＰ
Ｕ間で共有するデュアルポートＲＡＭ中にデータチャン
ネル領域を設けると共に、前記メインＣＰＵのメインＲ
ＡＭおよびサブＣＰＵのサブＲＡＭ中にも夫々データチ
ャンネル領域を設け、前記メインｃｐｉｔ＋およびサブ
ＣＰＵ間のデータの入出力を、前記各データチャンネル
領域のチャンネル数を判断して行う方式にあり、このデ
ータチャンネル領域のチャンネル数を媒介として、例え
ばデュアルボー）ＲＡＭに片方のＣＰＵ側からの完結さ
せたデータを記憶させ、このデータをもう片方のＣＰＵ
側で読み込むことにより、従来のような特別な処理（デ
ータチエツク）が不要となり、ハードウェアおよびソフ
トウェアの簡略化を図ることができる。

また、同時に一方のＣＰＵで他方のＣＰＵの動作を監視
することが可能となるため、一方のＣＰＵが故障した時
等に即座に調節針の出力を停止して、システムに被害を
及ぼすことのないようにする等の処理を行うことができ
る。

【図面の簡単な説明】

第１図は本発明に係るｃＰＵＩＩＪ１１１方式の一実施
例の概略を示した概略図、第２図は第１図のｃＰＵＩ１
１御方式を実行方式ための流れを示したフローチャート
図、第３図は第１図のＣＰＵ１＃Ｉ（Ｉｔ方式を適用し
た調節計の一例を示した概略図、第４図は上記調節計で
押出機を制御する場合を示した概略説明部、第５図は従
来のＣＰＵ制御方式の一例を示した概略図である。 図中、 １〜４・・・データチャンネル領域、 ５Ｉ−１・・・・データ領域、 ６、〜．・・・・データ領域、 １１・・・メインデータバス、 １２・・・メインＣＰＵ。 １４・・・メインＲＡＭ。 １６、〜．・・・メイン入力ボート、 ＩＬ−ａ　　・・・メイン出力ボート、２１　ａｘｎ・
・・サブデータバス、 ２２ａ　〜ｎ・・−サブＣＰＵ。 ２４ａ〜ｎ・−−サブＲＡＭ。 ３４ａ〜ｎ・・・デュアルポートＲＡＭ。 ４０・・・押出機、 ４１・・・調節計、

Claims (2)

【特許請求の範囲】
1. （１）メインＣＰＵと１または複数のサブＣＰＵ間で共
   有するデュアルポートＲＡＭ中にデータチャンネル領域
   を設けると共に、前記メインＣＰＵのメインＲＡＭおよ
   びサブＣＰＵのサブＲＡＭ中にも夫々データチャンネル
   領域を設け、前記メインＣＰＵおよびサブＣＰＵ間のデ
   ータの入出力を、前記各データチャンネル領域のチャン
   ネル数を判断して、行うことを特徴とするＣＰＵ制御方
   式。
2. （２）前記デュアルポートＲＡＭ中のデータチャンネル
   領域を利用して、メインＣＰＵおよびサブＣＰＵが正常
   に動作しているかを確認できることを特徴とするＣＰＵ
   制御方式。