JPH03101158A - 複合電子部品 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、コンデンサーを具備する複合電子部品に関す
る。

［従来技術及び発明が解決しようとする課題］通常、バ
イパス用コンデンサー用に用いられる約０．０１〜０，
１μＦの大容量コンデンサーは、２０ピン程度のＩＣ１
個につき１個程度の割合で外付けされる。例えば、第４
図に示すように、ＩＣのバイパス用コンデンサー１１は
、個別部品として基板１２に取り付けられ、基板１２に
形成された配線１３ａ、１３ｂ及びＩＣパッケージ１４
の外部端子１５ａ、１５ｂを通じてＩＣチップに接続さ
れていた。

このような場合、コンデンサーの存在のため、素子の実
装密度が低下し、またそれだけでなく配線引き回しによ
るインダクタンス成分が無視てきなくなるという問題が
ある。。

一方、反応性ＤＣスパッタリングによりｎ　−３ｉ表面
にＴａ２０５を含む誘電体膜を形成する例が、ＩＥＥＥ
、ＩＥＤＭ　　６８４〜６８７頁に記載されている。即
ち、ｎ−８ｊ　ウェハーの（１００）面にポリシリコン
膜を形成し、リンをドープした後、フッ酸により処理し
、次いでＣＶＤにより６層ｍの厚さのＳｉ、Ｎ４層を形
成する。次に、７．５層ｍの厚さのＴａ２０９層を反応
性ＤＣスパッタにより形成し、高温（９００〜１００°
Ｃ）でアニールすることにより、５ｊ３Ｎ４層とＴａ　
２０５層との間にＳｉＯ２層を形成する。最後にＷ（タ
ングステン）電極を形成して、ＤＲＡＭのコンデンサー
か得られる。

しかし、このようなコンデンサーは、誘電体薄膜がＣＶ
Ｄ５ＰＶＤ、反応性スパッタリング等により形成される
ため、成膜に長時間を要し、このため電子部品のコスト
がかなり高くなってしまう。

また、通常のＩＣ製造プロセスに適合しなければならな
いことから、膜形成条件、膜形成物質にかなりの制限を
受けてしまう。特に、高温での処理をきらうため、良好
な誘電体を得ることか困難である。

本発明は、上記事情の下になされたものであって、実装
密度を低下させることなく、簡（１１かつ安価な方法で
コンデンサーを具備する複合電子部品を提供することを
目的とする。

［課題を解決するための手段］ 本発明の複合電子部品は、ＩＣチップと、このＩＣチッ
プの裏面に貼（−１けられた誘′屯体板とを具備するこ
とを特徴とする。

ＩＣチップの裏面への誘電体板の貼付けは、ＩＣチップ
の裏面に形成された導体ペースト層を介して行うことが
出来る。

ＩＣチップがリードフレーム上にマウントされる構造の
場合には、誘電体板は、ＩＣチップとリードフレームと
の間に挟み込まれた構造となる。

この場合、導体ペースト層は、ＩＣチップの裏面だけで
なく、誘電体板のリードフレームとの対向面にも形成す
ることが可能である。

［作　用］ ＩＣチップは、通常、半導体基板上に各種膜形成法によ
り回路を形成することにより製造されるか、半導体基板
自体は通常Ｖ　　、とすることＤ が出来、回路形成面と反対側の面は特に利用されでいな
い。

本発明においては、ＩＣチップの裏面に誘電体板を貼付
けることにより、バイパス用コンデンサ等に用いること
が出来るコンデンサーが、通常利用されていないＩＣチ
ップの裏面に容品に形成される。

このように、本発明の複合電子部品では、ＩＣチップの
裏面に誘電体板を貼付けることにより、実装密度が向上
するのみならず、配線引き回しによるインダクタンス成
分を殆ど無視することか出来、素子の高速動作が可能と
なる。

例えば、本発明の複合電子部品において、どのＩＣにも
必ず必要とされる０、０１〜０．１μＦのバイパス用コ
ンデンサーを内蔵させることにより、実装密度か向上す
るたけでなく、配線引き回しによるインダクタンス成分
を低下させることが出来、ＩＣチップからみた実質的な
誘電損失を低減することが出来る。このため、ＩＣのよ
り一層の高速動作が可能となる。

特に、ＩＣチップの裏面への誘電体板の貼付けは、導電
ペーストにより容易に行うことか出来るため、ＣＶＤ、
ＰＶＤ、反応性スパッタリングという高価な装置と長時
間を要する薄膜形成プロセスを用いる必要がなく、コス
トの低減を図ることが出来る。また、誘電体の材質を自
由に選択することが出来るとともに、誘電体の形成を最
適な条件で行うことか可能である。

なお、本発明の複合電子部品においては、ＩＣチップの
裏面に誘電体板が貼付けられているため、ＩＣチップの
高さは見掛は上高くなるが、平面的な実装面積はほぼ１
／２となる。

［実施例コ 以下、図面を参照して本発明の実施例を示し、本発明を
より具体的に説明する。

第１図に示すように、２５６にビットのＤＲＡＭチップ
１の裏面に、Ａｇペースト２を介して粒界型半導体コン
デンサー素体３を貼付け、更にこれをＡｇペースト４を
介してリードフレム５に貼付けることにより、容量０．
０２２μＦのバイパス用コンデンサーを具備するＤＲＡ
Ｍを形成した。ＤＲＡＭチップ１のＶ　　はポンデイＳ ングワイヤ６によりリードフレーム５に結線されている
。

粒界型半導体コンデンサー索体３はチタン酸ストロンチ
ウム系半導体からなるコンデンサー素体であり、結晶粒
径を８０μｍ程度とし、１０００℃という低温でＢｊを
拡散させて粒界絶縁化を行うことにより、１２Ｖでバリ
スタ性を発現させ、ＤＲＡＭチップ１の保護の機能を果
たさせている。

第１図に示す構造とすることにより、従来、外付けされ
ていたバイパス用コンデンサーがＤＲＡＭチップの裏面
に形成されるため、実装密度が大幅に向上し、チップか
らみた誘電損失も１／２以下に低減した。

第２図は、ハイブリッドＩＣ基板又は複合基板７上に、
粒界型半導体コンデンサー索体３を間に挟んでＤ　Ｒ，
Ａ　Ｍチップ１をマウントシた構造を示す。また、第３
図は、■　　およびＶ　　を独立ＤＤ　　　　　ＳＳ したパッドからとり、■　　を粒界型半導体コンＤ デンサー素体３に、■　　をリードフレーム５に、ＳＳ ボンディングワイヤ６により結線した構造を示す。

いずれの構造も、第１図に示すＤＲＡＭと同様、実装密
度が大幅に向上し、チップからみた誘電損失も１／２以
下に低減した。

［発明の効果コ 以上説明したように、本発明によると、従来利用されて
いなかったＩＣチップの裏面に誘電体板を貼付けること
により、実装密度が向上した、コンデンサーを具備する
複合電子部品を容易に得ることが出来る。また、配線引
き回しによるインダクタンス成分を殆ど無視することが
出来るため、素子の高速動作が可能となる。

【図面の簡単な説明】

第１図は、本発明の一実施例に係る、ＤＲＡＭチップの
裏面にバイパス用コンデンサーを具備する複合電子部品
を示す断面図、第２図及び第３図は、第１図に示す複合
電子部品の変形例を示す断面図、第４図は、従来のバイ
パス用コンデンサとＩＣチップトノ接続を示す図である
。 １・・・ＤＲＡＭチップ、２，４・・Ａｇペースト、３
・・・粒界型半導体コンデンサー素体、５・・・リード
フレーム、６・・・ハイブリッドＩＣ基板、７・・ボン
ディングワイヤ。

Claims (5)

【特許請求の範囲】
1. （１）ＩＣチップと、このＩＣチップの裏面に貼付けら
   れた誘電体板とを具備する複合電子部品。
2. （２）前記ＩＣチップの裏面に第１の導体ペースト層が
   設けられていることを特徴とする請求項１に記載の複合
   電子部品。
3. （３）前記誘電体板は、前記ＩＣチップとリードフレー
   ムとの間に挟み込まれていることを特徴とする請求項１
   に記載の複合電子部品。
4. （４）前記誘電体板の前記リードフレームとの対向面に
   第２の導体ペースト層が設けられていることを特徴とす
   る請求項３に記載の複合電子部品。
5. （５）前記ＩＣチップの裏面に第１の導体ペースト層が
   設けられ、かつ前記誘電体板の前記リードフレームとの
   対向面に第２の導体ペースト層が設けられていることを
   特徴とする請求項３に記載の複合電子部品。