JPH03102694A - メモリ制御装置 - Google Patents
メモリ制御装置Info
- Publication number
- JPH03102694A JPH03102694A JP1238930A JP23893089A JPH03102694A JP H03102694 A JPH03102694 A JP H03102694A JP 1238930 A JP1238930 A JP 1238930A JP 23893089 A JP23893089 A JP 23893089A JP H03102694 A JPH03102694 A JP H03102694A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- groups
- unit
- delay time
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Reverberation, Karaoke And Other Acoustics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、メモリ制御装置に関し特に音声信号をデイジ
タルで遅延させるディジタルオーディオに関するもので
必る。
タルで遅延させるディジタルオーディオに関するもので
必る。
第２図は従来のメモリ制御装置の一実施例を示す構或図
である。同図にかいて、（ｌａ）．（ｌｂ）はアナログ
音声信号の高周波或分を取υ除く低域フィルタ（以下Ｌ
ＰＦと称す’） 、＜２）はアナログ信号をデイジタル
信号に変換するアナログーディジタル変換器（以下Ａ／
Ｄコンバータと称す）、ａ３はディジタル信号を読み出
し書き込む単位メモリセルを複数有すメモリ群、α◆は
メモリ群の複数の単位メモリセルの中から規則的に１つ
の単位メモリセルを選択する動作を繰υ返し行い、読み
出し書き込みする単位メモリセルの数を決めるアドレス
ヵウンタ、（ｌはアドレスカウンタのカウント数を指定
し要求される遅延時間を得る遅延時間制御部、（６）は
メモリ群０から出力されたディジタル音声信号をアナロ
グ信号に変換するディジタルーアナログ変換器（以下Ｄ
／Ａコンパータと称す）である〇次に動作について説明
する。入力された音声信号はＬ Ｐ Ｆ（ｌａ）で不必
要な高周波或分が取り除かれ、Ａ／Ｄコンバータ（２）
でデイジタル信号に変換後メモリ群ｃＬ１に入力される
。メモリ群０の詳細を第３図に示す。メモリ群０３は複
数の単位メモリセルから構或されアドレスカウンタ０４
によって単位メモリセルが１つずつ選択され、それが周
期的に繰ｂ返される。メモリの動炸を第４図に示す。ア
ドレスカウンタが選択した１つの単位メモリセルでは、
蓄えられていたデータを読み出して出力し入力されたデ
ータを書き込む！１！！作が行われている。
である。同図にかいて、（ｌａ）．（ｌｂ）はアナログ
音声信号の高周波或分を取υ除く低域フィルタ（以下Ｌ
ＰＦと称す’） 、＜２）はアナログ信号をデイジタル
信号に変換するアナログーディジタル変換器（以下Ａ／
Ｄコンバータと称す）、ａ３はディジタル信号を読み出
し書き込む単位メモリセルを複数有すメモリ群、α◆は
メモリ群の複数の単位メモリセルの中から規則的に１つ
の単位メモリセルを選択する動作を繰υ返し行い、読み
出し書き込みする単位メモリセルの数を決めるアドレス
ヵウンタ、（ｌはアドレスカウンタのカウント数を指定
し要求される遅延時間を得る遅延時間制御部、（６）は
メモリ群０から出力されたディジタル音声信号をアナロ
グ信号に変換するディジタルーアナログ変換器（以下Ｄ
／Ａコンパータと称す）である〇次に動作について説明
する。入力された音声信号はＬ Ｐ Ｆ（ｌａ）で不必
要な高周波或分が取り除かれ、Ａ／Ｄコンバータ（２）
でデイジタル信号に変換後メモリ群ｃＬ１に入力される
。メモリ群０の詳細を第３図に示す。メモリ群０３は複
数の単位メモリセルから構或されアドレスカウンタ０４
によって単位メモリセルが１つずつ選択され、それが周
期的に繰ｂ返される。メモリの動炸を第４図に示す。ア
ドレスカウンタが選択した１つの単位メモリセルでは、
蓄えられていたデータを読み出して出力し入力されたデ
ータを書き込む！１！！作が行われている。
すなわち読み出されるデータは１周期前のデータとなる
。アドレスカウンタ（ロ）によって選択される単位メモ
リセルを選択している時間をｔとすると、１周期の時間
ＴぱＴ ＝ ｔ Ｘ ｎ で表される。今読み出されて
いるデータはで＃間前に入力されたものでアシ、このデ
ータをＤ／Ａコンバータ（６）でアナログに変換し、Ｌ
ＰＦ（ｌｂ）で不必要な高周波成分を取や除いて音声信
号として取り出せば、入力信号に対して時間Ｔだけ遅れ
ている。したがって周期Ｔが音声遅延時間（以下単に遅
延時間と称す）となる。遅延時間制御部ＱＯではアドレ
スのカウント数を指定し、選択される単位メモリセルの
数ｎを制御し、周期Ｔ，即ち遅延時間を変えるのである
。
。アドレスカウンタ（ロ）によって選択される単位メモ
リセルを選択している時間をｔとすると、１周期の時間
ＴぱＴ ＝ ｔ Ｘ ｎ で表される。今読み出されて
いるデータはで＃間前に入力されたものでアシ、このデ
ータをＤ／Ａコンバータ（６）でアナログに変換し、Ｌ
ＰＦ（ｌｂ）で不必要な高周波成分を取や除いて音声信
号として取り出せば、入力信号に対して時間Ｔだけ遅れ
ている。したがって周期Ｔが音声遅延時間（以下単に遅
延時間と称す）となる。遅延時間制御部ＱＯではアドレ
スのカウント数を指定し、選択される単位メモリセルの
数ｎを制御し、周期Ｔ，即ち遅延時間を変えるのである
。
従来のメモリ制御装置は以上のように構或されているの
で、例えば、比較的遅延時間が短い場合、選択されない
単位メモリセルがあり、そのセルには入力された音声デ
ータとは時系列的に全く無関係なデータまたは、電源投
入時等に設定されたデータが蓄えられているので、この
状態からよシ長い遅延時間に明υ換えた場合、つまシ単
位メモリセルの使用数を増加させた場合、切Ｄ換えた瞬
間では｝．記の時系列的に全く無関係なデータが出力さ
れ、それによシ、聴感上の異和感または異音が発生する
という問題点があった。
で、例えば、比較的遅延時間が短い場合、選択されない
単位メモリセルがあり、そのセルには入力された音声デ
ータとは時系列的に全く無関係なデータまたは、電源投
入時等に設定されたデータが蓄えられているので、この
状態からよシ長い遅延時間に明υ換えた場合、つまシ単
位メモリセルの使用数を増加させた場合、切Ｄ換えた瞬
間では｝．記の時系列的に全く無関係なデータが出力さ
れ、それによシ、聴感上の異和感または異音が発生する
という問題点があった。
本発明は上記のような問題点を解決するためになされた
もので、遅延時間切υ換え時の聴感上の異和感唸たは異
音を抑制するメモリ制御装置を得ることを目的とする。
もので、遅延時間切υ換え時の聴感上の異和感唸たは異
音を抑制するメモリ制御装置を得ることを目的とする。
本発明に係るメモリ制御装置は、複数の単位メモリセル
の中から１つずつ単位メモリセルを選択ずる動作を周期
的に行うアドレスカウンタを有し、１つの単位メモリセ
ルを選択している期間では選択されている前記単位メモ
リセルの内容を出力端子に読み出した後、選択されてい
る前記単位メモリセルの内容を入力端子からのデータに
傳き変える動作を行うメモリ群を複数備え、と記複数メ
モリ群は各メモリ群の出力端子と次段に接続されるメモ
リ群の入力端子とが接続されて＄−夛、上記アドレスカ
ウンタは同期され、上記複数メモリ群の出力端子から任
意の出力端子を選択しデータを取り出すようにしたもの
である。
の中から１つずつ単位メモリセルを選択ずる動作を周期
的に行うアドレスカウンタを有し、１つの単位メモリセ
ルを選択している期間では選択されている前記単位メモ
リセルの内容を出力端子に読み出した後、選択されてい
る前記単位メモリセルの内容を入力端子からのデータに
傳き変える動作を行うメモリ群を複数備え、と記複数メ
モリ群は各メモリ群の出力端子と次段に接続されるメモ
リ群の入力端子とが接続されて＄−夛、上記アドレスカ
ウンタは同期され、上記複数メモリ群の出力端子から任
意の出力端子を選択しデータを取り出すようにしたもの
である。
本発明におけるメモリ制御装置においては、同期された
アドレスカウンタによって周回されている複数の単位メ
モリセルを有する複数のメモリ群は、それぞれのメモリ
群の出力端子が次段のメモリ群の入力端子に接続されて
いる。この場合、各メモリ群は周回される単位メモリセ
ルの数によって遅延時間が定められ、また複数のメモリ
群に入力される音声データは各メモリ群に時系列的に入
力されているので、複数メモリ群の任意の出力端子を選
択し、遅延時間を切夛換えた際でも、過渡時の出力信号
は寸前の信号の繰ジ返し１たは直後の信号のスキップ程
度にとどまｂ１聴感上の異和感、異音が抑えられ・る。
アドレスカウンタによって周回されている複数の単位メ
モリセルを有する複数のメモリ群は、それぞれのメモリ
群の出力端子が次段のメモリ群の入力端子に接続されて
いる。この場合、各メモリ群は周回される単位メモリセ
ルの数によって遅延時間が定められ、また複数のメモリ
群に入力される音声データは各メモリ群に時系列的に入
力されているので、複数メモリ群の任意の出力端子を選
択し、遅延時間を切夛換えた際でも、過渡時の出力信号
は寸前の信号の繰ジ返し１たは直後の信号のスキップ程
度にとどまｂ１聴感上の異和感、異音が抑えられ・る。
以下、本発明の一実施例を図について説明する。
第１図は本発明に係る一実施例を示した構或図である。
同図にかいて、第２図と同一部分または相当部分には同
一符号を付する。（３ａ）ｅ（３ｂ）ｓ・・・（３ｎ）
Ｆｉそれぞれ、デイジタル信号を読み出し書き込む単位
メモリセルを複数有すメモリ群で、各メモリ群の出力端
子が次段のメモリ群の入力端子に接続されている。（４
）は上記複数メモリ群の単位メモリセルを同時に周回さ
せるアドレスカウンタ、（５）は複数のメモリ群の出力
端子から任意の出力端子を選択し、要求される遅延時間
を得る遅延時間制御部である。
一符号を付する。（３ａ）ｅ（３ｂ）ｓ・・・（３ｎ）
Ｆｉそれぞれ、デイジタル信号を読み出し書き込む単位
メモリセルを複数有すメモリ群で、各メモリ群の出力端
子が次段のメモリ群の入力端子に接続されている。（４
）は上記複数メモリ群の単位メモリセルを同時に周回さ
せるアドレスカウンタ、（５）は複数のメモリ群の出力
端子から任意の出力端子を選択し、要求される遅延時間
を得る遅延時間制御部である。
次に動作について説明する。入力されるアナログ音声信
号は不必要な高周波戒分をＬＰＦ（ｌａ）で取シ除かれ
、Ａ／Ｄコンバータ（２）でデイジタル信号に変換後メ
モリ群（３ａ）に入力される。メモリ群（３ａ）〜（３
ｎ）はそれぞれ複数のメモリセルから構或され、共通の
アドレスカウンタ（４）によって単位メモリセルが１つ
ずつ選択されそれが周期的に繰り返される。１つのメモ
リ群で見ると、アドレスカウンタが選択した１つの単位
メモリセルでは蓄えられていたデータを読み出して出力
し、入力されたデータを書き込む動作が行われているの
で、読み出されるデータは１周期前のデータとなる。複
数のメモリ群は各メモリ群の出力が次段のメモリ群の入
力となっているので、メモリ群から読み出される出力は
次段のメモリ群に書き込まれることになる。したがって
、メモリ群が複数接続され、任意のメモリ群をｉ段目の
メモリ群とし、その単位メモリセル数をｎ１とすると、
アドレスカウンタは各メモリ群とも同期しているので単
位メモリセルを選択している時間ｔは全てのメモリ群で
同じであＤｓｋ段目の出力を選択したときの遅延時間力
端子を選択する。つｉＤｋの値を変えることによって遅
延時間Ｔを定めることができる。要求された遅延時間を
得るようにメモリ群の出力端子の選択を制御するのが遅
延時間制御部（５）である。このようにして遅延された
デイジタル音声信号はＤ／Ａコンバータ（６）でアナｐ
グ信号に変換し、ＬＰＦ（１ｂ）で不必要な高周波或分
を取シ除き遅延音声信号として出力する。
号は不必要な高周波戒分をＬＰＦ（ｌａ）で取シ除かれ
、Ａ／Ｄコンバータ（２）でデイジタル信号に変換後メ
モリ群（３ａ）に入力される。メモリ群（３ａ）〜（３
ｎ）はそれぞれ複数のメモリセルから構或され、共通の
アドレスカウンタ（４）によって単位メモリセルが１つ
ずつ選択されそれが周期的に繰り返される。１つのメモ
リ群で見ると、アドレスカウンタが選択した１つの単位
メモリセルでは蓄えられていたデータを読み出して出力
し、入力されたデータを書き込む動作が行われているの
で、読み出されるデータは１周期前のデータとなる。複
数のメモリ群は各メモリ群の出力が次段のメモリ群の入
力となっているので、メモリ群から読み出される出力は
次段のメモリ群に書き込まれることになる。したがって
、メモリ群が複数接続され、任意のメモリ群をｉ段目の
メモリ群とし、その単位メモリセル数をｎ１とすると、
アドレスカウンタは各メモリ群とも同期しているので単
位メモリセルを選択している時間ｔは全てのメモリ群で
同じであＤｓｋ段目の出力を選択したときの遅延時間力
端子を選択する。つｉＤｋの値を変えることによって遅
延時間Ｔを定めることができる。要求された遅延時間を
得るようにメモリ群の出力端子の選択を制御するのが遅
延時間制御部（５）である。このようにして遅延された
デイジタル音声信号はＤ／Ａコンバータ（６）でアナｐ
グ信号に変換し、ＬＰＦ（１ｂ）で不必要な高周波或分
を取シ除き遅延音声信号として出力する。
上記一実施例では、共通のアドレスカウンタ（４）によ
って周回されている複数のメモリ群（３ａ）〜（３ｎ）
を縦続に接続しているので、音声データは各メモリ群（
３ａ）〜（３ｎ）に時系列的に入力され、遅延時間を切
シ換えるため任意のメモリ群の出力の選択を変更した時
でも、過渡時の出力信号は寸前の信号の繰り返しまたは
直後の信号のスキップ程度にとど１ることになシ、聴感
上の異和感や異音が抑えられる〇 また、上記実施例では、複数のメモリ群の単位メモリセ
ルを選択するのに１つのアドレスカウンタを用いたが、
同期された複数のアドレスカウンタを用いても同様の効
果が得られる。
って周回されている複数のメモリ群（３ａ）〜（３ｎ）
を縦続に接続しているので、音声データは各メモリ群（
３ａ）〜（３ｎ）に時系列的に入力され、遅延時間を切
シ換えるため任意のメモリ群の出力の選択を変更した時
でも、過渡時の出力信号は寸前の信号の繰り返しまたは
直後の信号のスキップ程度にとど１ることになシ、聴感
上の異和感や異音が抑えられる〇 また、上記実施例では、複数のメモリ群の単位メモリセ
ルを選択するのに１つのアドレスカウンタを用いたが、
同期された複数のアドレスカウンタを用いても同様の効
果が得られる。
以上のように、本発明によれば同期されたアドレスカウ
ンタで周回している複数のメモリ群を樅続に接続してい
るので、音声データは各メモリ群に時系列的に入力され
、したがって、遅延時間を切り換えるためメモリ群の出
力の選択を変更したときでも、出力信号は時系列的に無
関係ではないので、遅延時間切υ換え時聴感上の異和感
や異音が抑制される。
ンタで周回している複数のメモリ群を樅続に接続してい
るので、音声データは各メモリ群に時系列的に入力され
、したがって、遅延時間を切り換えるためメモリ群の出
力の選択を変更したときでも、出力信号は時系列的に無
関係ではないので、遅延時間切υ換え時聴感上の異和感
や異音が抑制される。
第１図は本発明に係る一実施例を示した構戊図、第２図
は従来のメモリ制御装置の実施例を示した！ｌ４或図、
第３図は第２図のメモリ制御装置のメモリ群の詳細図、
第４図は第３図のメモリ群の動作を説明する図である０ （３ａ）〜（３ｎ）は複数の単位メモリセルを有すメモ
リ群、（４）はアドレスカウンタ、（５）は複数メモリ
群の出力端子から任意の出力端子を選択するスイッチを
有する遅延時間制御部である。 なか、図中、同一符号は同一または相当部分を示す。
は従来のメモリ制御装置の実施例を示した！ｌ４或図、
第３図は第２図のメモリ制御装置のメモリ群の詳細図、
第４図は第３図のメモリ群の動作を説明する図である０ （３ａ）〜（３ｎ）は複数の単位メモリセルを有すメモ
リ群、（４）はアドレスカウンタ、（５）は複数メモリ
群の出力端子から任意の出力端子を選択するスイッチを
有する遅延時間制御部である。 なか、図中、同一符号は同一または相当部分を示す。
Claims (1)
- 複数の単位メモリセルの中から規則的に１つの単位メ
モリセルを選択する動作を繰り返し行うアドレスカウン
タを有し、１つの単位メモリセルを選択している期間で
は選択されている前記単位メモリセルの内容を出力端子
に読み出した後、選択されている前記単位メモリセルの
内容を入力端子からのデータに書き換える動作を行うメ
モリ群を複数備え、上記複数メモリ群のアドレスカウン
タは同期されており、上記複数メモリ群はそれぞれのメ
モリ群の出力端子と次段に接続されるメモリ群の入力端
子とが接続され、上記複数メモリ群の出力端子から任意
の出力端子を選択しデータを取り出すようにしたことを
特徴とするメモリ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1238930A JP2555293B2 (ja) | 1989-09-14 | 1989-09-14 | 音声信号遅延装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1238930A JP2555293B2 (ja) | 1989-09-14 | 1989-09-14 | 音声信号遅延装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03102694A true JPH03102694A (ja) | 1991-04-30 |
| JP2555293B2 JP2555293B2 (ja) | 1996-11-20 |
Family
ID=17037393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1238930A Expired - Fee Related JP2555293B2 (ja) | 1989-09-14 | 1989-09-14 | 音声信号遅延装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2555293B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5827438U (ja) * | 1981-08-18 | 1983-02-22 | 菊水化学工業株式会社 | 入隅用防露性ジヨイナ− |
| JPS6124087A (ja) * | 1984-07-13 | 1986-02-01 | Nec Corp | アナログメモリ回路 |
| JPS6248319A (ja) * | 1985-08-28 | 1987-03-03 | 株式会社クボタ | 排ワラ処理装置 |
| JPS6251600U (ja) * | 1986-09-03 | 1987-03-31 | ||
| JPS6291998A (ja) * | 1985-10-18 | 1987-04-27 | 松下電器産業株式会社 | 音響遅延装置 |
-
1989
- 1989-09-14 JP JP1238930A patent/JP2555293B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5827438U (ja) * | 1981-08-18 | 1983-02-22 | 菊水化学工業株式会社 | 入隅用防露性ジヨイナ− |
| JPS6124087A (ja) * | 1984-07-13 | 1986-02-01 | Nec Corp | アナログメモリ回路 |
| JPS6248319A (ja) * | 1985-08-28 | 1987-03-03 | 株式会社クボタ | 排ワラ処理装置 |
| JPS6291998A (ja) * | 1985-10-18 | 1987-04-27 | 松下電器産業株式会社 | 音響遅延装置 |
| JPS6251600U (ja) * | 1986-09-03 | 1987-03-31 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2555293B2 (ja) | 1996-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0474387A (ja) | 半導体記憶装置 | |
| US20030225468A1 (en) | Digital signal processing apparatus and digital signal processing method | |
| JP2956124B2 (ja) | 波形発生装置 | |
| JPH02279015A (ja) | 遅延回路 | |
| JP2555293B2 (ja) | 音声信号遅延装置 | |
| JPH0150861B2 (ja) | ||
| JP2853203B2 (ja) | 音声信号遅延装置 | |
| JP2814685B2 (ja) | 音声切替装置 | |
| JPH0784870A (ja) | 記憶回路 | |
| JPS58181346A (ja) | デ−タ多重化回路 | |
| JPH0686376A (ja) | デジタルトーン発生回路 | |
| JP2001350497A (ja) | 信号処理回路 | |
| KR910007394B1 (ko) | 다중화면 발생장치의 메모리 기록용 로우 어드레스 발생회로 | |
| JPS61196497A (ja) | メモリ制御回路 | |
| JP2677062B2 (ja) | 時系列データの編集装置 | |
| JPS6029048A (ja) | Ｄ／ａ変換器 | |
| JPS59207729A (ja) | 信号変換器 | |
| JPH06230776A (ja) | ディジタルオーディオ用反復再生システム | |
| JPH01130692A (ja) | 映像信号記録方法 | |
| JPH0636587A (ja) | 信号遅延メモリ回路 | |
| JPS6094523A (ja) | 可変ビツト遅延回路 | |
| JPH05120219A (ja) | データ送信回路 | |
| JPH0498308A (ja) | クロックタイミング制御装置 | |
| JPH0522569A (ja) | 鏡像形成回路 | |
| JPH11150459A (ja) | パルス出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |