JPH03102917A - Ａ／ｄ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はＡ／Ｄ変換器に係り、特に動作確認のためのテ
スト信号を出力する八／Ｄ変換器に関する。

近年、アナログ集積回路においては、Ａ／Ｄ変換器が高
分解能化しており、使用範囲が広くなってきている。従
って、Ａ／Ｄ変換器は製品時に所定の特性を備えている
か等の試験を行うが、これら試験方法の簡易化及び高速
化が要求されている。

〔従来の技術） 一般に、Ａ／Ｄ変換器は連続的に変化するアナログ量の
瞬時値（標本値）を不連続なディジタル量に変換するも
ので、ディジタル量は量子化及び符号化した個々の標本
値によりアナログ量に近似される。従来、このＡ／Ｄ変
換器の試験を行う場合、Ａ／Ｄ変換器に予め設定された
アナログ信号を入力し、このアナログ入力信号とディジ
タル出力コード（符号化した個々の標本値〉とを対応さ
せることによって試験を行っていた。この対応はディジ
タル出力コードと予め定められているデイジタルの期待
値とを比較することで行う。

また、Ａ／Ｄ変換器の交流試験を行う場合、ディジタル
出力コードとディジタル期待値とを比較するときに、出
力のデイジタルパターンを所定のタイミングで取込み、
所定の演算（例えば周波数、電圧〉をして行っていた。

〔発明が解決しようとする課題） しかし、Ａ／Ｄ変換器のディジタル出力コードとアナロ
グ入力信号の標本値との誤差の判断が困難であることか
ら、該ディジタル出力コードを比較するディジタルの明
待値の設定が困難であるという問題がある。

また、交流試験を行う場合、Ａ／Ｄ変換器のディジタル
パターンを取込むタイミングや演算が困難であり、試験
に時間を要するという問題がある。

そこで、本発明は上記課題に鑑みなされたもので、試験
の簡易化、高速化を図るＡ／Ｄ変換器を提供することを
目的とする。

（課題を解決するための手段） 第１図は本発明の原理説明図である。図中、１はＡ／Ｄ
変換器であり、Ａ／Ｄ変換部２及びＤ／Ａ変換部３を備
えてなる。Ａ／Ｄ変換部２は、入力端子４からのアナロ
グ入力信号ＡＩＭをクロツク端子５の所定周波数のクロ
ツクＣＬＫでデイジタル信号に変換して、出力端子６よ
り信号Ｄ。０，を出力する。一方、Ｄ／Ａ変換部３は、
Ａ／Ｄ変換部２のディジタル出力信号Ｄ。ｕｔをアナロ
グ信号’ｏｕｔに変換する。

また、Ａ／Ｄ変換器１は、テスト信号入力端子７及びＤ
／Ａ変換部３からのテスト出力端子８を備えている。テ
スト信号入力端子７の所定のテスト信号によりＡ／Ｄ変
換部２のデイジタル出力信号Ｄ。ｕｔをＤ／Ａ変換部３
に入力させる。一方、テスト出力端子８よりＤ／Ａ変換
部３からのアナログ信号下。，ｔを出力する。

〔作用〕

第１図に示すように、Ａ／Ｄ変換部２は、試験を行わな
い場合には、入力喘子４からのアナログ信号ＡＩＮをク
ロツクＣＬＫでディジタルに変換して出力端子６よりデ
ィジタル信号Ｄ。，ｔを出力する。一方、Ａ／Ｄ変換器
１の試験を行う場合には、テスト信号入力端子７からの
テスト信号により、Ａ／Ｄ変換部２から出力されるディ
ジタル信号Ｄ　　（期待値）をＤ／Ａ変換部３に入力さ
せる。

Ｏｕｔ そして、Ｄ／Ａ変換部３はディジタル信号Ｄ。，，をア
ナログ信号に変換して、テスト出力喘子８よリアナログ
信号Ｔ。ｕｔを出力する。

このように、Ａ／Ｄ変換器１を試験するための期待値（
試験判定のためのディジタル信号Ｄ。Ｕｔ）が、テスト
信号によりアナログ信号Ｔ。，，に変換されることから
、入力と出力とが約１対１の対応で試験することができ
、試験判定のための期持伯を容易に設定することが可能
となる。

また、交流試験を行う場合、出力がアナログ信号である
ことから、タイミングや演算が容易であり、試験時間が
短縮される。

〔実施例〕

第２図に本発明の一実施例の回路図を示す。なお、本実
施例ではＡ／Ｄ変換器よりデイジタル信号を３ビットで
出力する場合を示す。第２図において、入力端子４から
のアナログ信号ＡＩＮが、それぞれのコンバレータＣＰ
１〜ＣＰ３のプラス入力端子に入力される。また、コン
バレータＣＰ１〜ＣＰ３の出力はそれぞれフリツブフロ
ツブＦＦ１〜ＦＦ３のＤ入力端子に入力ざれる。そして
、ノリップ７ロツブＦＦＩ〜ＦＦ３のそれぞれのクロツ
クＣＬＫ端子にはクロック端子５より所定周波数のクロ
ツクが入力され、また、それぞれのＱ出力端子は出力端
子６に接続されて、デイジタル信号ＤＯｕｔ　１，Ｄｏ
ｕｔ　２”　ｏｕｔ　３のデイジタルパターンをそれぞ
れ出力する。

一方、第１の電源Ｖｏ及び第２の電源ＧＮＤ間で抵抗Ｒ
＋　．Ｒ２　，Ｒ３　．Ｒ４が直列に接続されている。

この抵抗Ｒ１〜Ｒ４による分圧電圧はそれぞれコンパレ
ータＣＰ１〜ＣＰ３のマイナス入力端子に供給されると
共に、アナログスイッチＳＷ２１〜ＳＷ２３及びＳＷ１
１〜ＳＷ１３を介して、ｎ型ＭＯＳトランジスタで構成
されるスイッチＳＷ３及びオペアンブＯＰ１のプラス入
力端子に供給される。

また、ナンドゲート回路ＮＡＮＤ１は、フリツブフロッ
プＦＦＩのＱ出力、フリップフロツブＦＦ２のＱ出力及
びフリツブ７ロツブＦＦ３のＱ出力をそれぞれ入力し、
その出力でアナログスイッチＳＷ１１のゲートを制御す
る。ナンドゲート回路ＮＡＮＤ２はフリップフロツブＦ
Ｆ２のＱ出力、フリツプ７ロツブＦＦ１のσ出力及びフ
リツブフロツブＦＦ３のＱ出力をそれぞれ入力し、その
出力でアナログスイッチＳＷ１２のゲートを制御する。

また、ナンドゲート回路ＮＡＮＤ３はフリップフロツブ
ＦＦ３のＱ出力、フリツブフロツブ「Ｆ１の０出力及び
フリップフロツブＦＦ２のσ出力をそれぞれ入力し、そ
の出力でアナログスイッチＳＷＩ　３のゲートを制御す
る。そして、テスト信号入力端子７からのテスト信号に
よりアナログスイッチＳＷ２１〜ＳＷ２３．スイッチＳ
Ｗ３及びアナログスイッチＳＷ４のゲートをそれぞれ制
御する。一方、オペアンブＯＰ１の出力は、マイナス入
力端子に帰還させると共に、アナログスイッチＳＷ４を
介してテスト出力端子８よりテスト出力となる。

ここで、抵抗Ｒ１〜Ｒ４，コンバレータＣＰ１〜ＣＰ３
及びノリツブフロツブＦＦＩ〜ＦＦ３によりＡ／Ｄ変換
部２を構成する。また、ナンドゲート回路ＮＡＮＤＩ〜
ＮＡＮＤ３，抵抗Ｒ＋〜Ｒ４．アナログスイッチＳＷ１
１〜１３及びＳＷ２１〜ＳＷ２２によりＤ／Ａ変換部３
を構或する。

この場合、抵抗Ｒ１〜Ｒ４はＡ／Ｄ変換時及びＤ／Ａ変
換時で共用される。

次に、上記Ａ／Ｄ変換器１の動作について説明する。ま
ず、Ａ／Ｄ変換器１について試験を行わずに通常動作す
る場合、テスト信号入力端子７に入力されるテスト信号
はローレベルである。この時、アナログスイッチＳＷ２
１〜ＳＷ２３がオノ状態、スイッチＳＷ３がオン状態、
アナログスイッチＳＷ４がオノ状態である。従って、テ
スト出力端子８は開放状態となる。また、コンパレータ
ＣＰ１〜ＣＰ３は、抵抗Ｒ１〜Ｒ４による第１の電源Ｖ
ｏの分圧電圧をマイナス入力端子に入力して基準電圧と
し、入力端子４からのアナログ入力信月Ａ■，と比較す
る。そして、コンバレータＣＰ１〜ＣＰ３の出力はそれ
ぞれフリップフロツプＦＦ１〜ＦＦ３のＤ入力端子に入
力され、クロツク端子５からのクロツクＣＬＫのタイミ
ングでサンプリングされる。そして、フリツブフロツブ
ＦＦ１〜ＦＦ３のＱ出力端子よりアナログ入力信号に対
応した３ビットのディジタル信号Ｄ。ｕｔ　’〜ｏｏｕ
ｔ　３のデイジタルパターンが出力喘子６から出力され
る。

次に、該Ａ／Ｄ変換器１の試験を行う場合、テスト信号
入力端子７に入力されるテスト信号はハイレベルである
。この時、アナログスイッチＳＷ２１〜ＳＷ２３がオン
状態、スイッチＳＷ３がオフ状態、アナログスイッチ４
がオン状態となる。

この場合であってもノリツブフロツブＦＦ１−・Ｆ「３
からはディジタル信号（Ｄ　　　１〜Ｄｏｏ，３）Ｏｕ
ｔ が出力されるが、ナンド回路ＮＡＮＤ１〜３を介してア
ナログスイッチＳＷＩＩ〜ＳＷ１３にフィードバックさ
れる。これにより、低抗Ｒ１〜Ｒ４による第１の電源Ｖ
ｏの分圧電圧がアナログスイッチＳＷ１１〜ＳＷ１３で
選択され、すなわち、Ｄ／Ａ変換される。そして、アナ
ログスイッチＳＷ１１〜ＳＷ１３により変換されたアナ
ログ信号はオペアンプＯＰＩ及び？ナログスイツヂＳＷ
４を介してテスト出力端子８からテスト信号Ｔ。ａｔと
して出力される。すなわち、Ａ／Ｄ変換部２から出力さ
れるディジタルパターンが、試験時にＤ／Ａ変換部３に
入力され、テスト出力端子８よりアナログ信号が出力さ
れるものである。

このように、Ａ／Ｄ変換器１の試験時には、アナログ入
力信号に対して、アナログのテスト出力信号が得られる
ことから、入力、出力間において１対１の対応で試験す
ることができ、試験判定のための期待値を容易に設定す
ることができる。また、交流特性の試験を行う場合であ
っても、タイミングや演算が容易であり、試験時間が短
縮される。さらに、本発明ではＡ／ＤＩＭ器１内にＯ／
Ａ変換部３を設けているが、構成をＡ／Ｄ変換部２と一
部共用させていることから、回路構或が複雑となること
はない。

なお、本実施例では出力されるデイジタルパターンが３
ビットの場合を示したが、これに限られるものではない
。また、第２図では、通常時にテスト出力端子８が出力
状態となるのを防止するためにスイッチＳＷ３及びアナ
ログスイッチＳＷ４を設けているが、通常時に一定の出
力状態を保持するのであればスイッチＳＷ３及びアナロ
グスイッチＳＷ４を省略してもよい。

（発明の効果） 以上のように本発明によれば、Ａ／Ｄ変換器に試験用の
Ｄ／Ａ変換部を設けることにより、アナログ入力信号に
対してアナログのテスト出力が得られ、試験の簡易化、
高速化を図ることができる。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例の回路図である。 図において、 １はＡ／Ｄ変換器、 ２はＡＩＤ変換部、 ３はＤ／Ａ変換部、 ４は入力端子、 ５はクロツク端子、 ６は出力端子、 ７はテスト信号入力端子、 ８はテスト出力端子 を示す。

Claims (1)

1. 【特許請求の範囲】 アナログ入力信号を所定周波数でディジタル信号に変換
   して出力するＡ／Ｄ変換部（２）と、該Ａ／Ｄ変換部（
   ２）のディジタル出力信号をアナログ信号に変換するＤ
   ／Ａ変換部（３）と、所定のテスト信号により前記Ａ／
   Ｄ変換部（２）のディジタル出力信号を該Ｄ／Ａ変換部
   （３）に入力させるテスト信号入力端子（７）と、 前記Ｄ／Ａ変換部（３）からのアナログ信号を出力する
   テスト出力端子（８）と、 を含むことを特徴とするＡ／Ｄ変換器。