JPH03105935A - 半導体装置用セラミックパッケージ - Google Patents

半導体装置用セラミックパッケージ

Info

Publication number
JPH03105935A
JPH03105935A JP1244236A JP24423689A JPH03105935A JP H03105935 A JPH03105935 A JP H03105935A JP 1244236 A JP1244236 A JP 1244236A JP 24423689 A JP24423689 A JP 24423689A JP H03105935 A JPH03105935 A JP H03105935A
Authority
JP
Japan
Prior art keywords
element mounting
semiconductor device
recess
ceramic package
internal lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1244236A
Other languages
English (en)
Inventor
Masao Ueda
植田　正夫
Hiroshi Kubo
宏 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP1244236A priority Critical patent/JPH03105935A/ja
Publication of JPH03105935A publication Critical patent/JPH03105935A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置用セラミックパッケージに関する。
〔従来の技術〕
従来の半導体装置用セラミックパッケージは、第３図（
ａ）．（ｂ）に示すように、セラミック容器１の中央に
設けた凹部の底面に設けた素子搭載部４と、素子搭載部
４の周辺の凹部上段水平面に設けた内部リード３と内部
リード３の周囲のセラミック容器の上面に設けたウエル
ドリング２により構或されている。
〔発明が解決しようとする課題〕
上述した従来の半導体装置用セラミックパッゲージは、
それぞれの機種に適合させて設けた素子搭載部の寸法及
び内部リードのパターンで構或されているため、寸法の
小さい半導体チップを搭載した場合にはボンディング線
の長さが長くなりボンディング線のループ形状が悪くな
って隣接ボンディング線間相互の短絡や、ボンディング
線の垂れ下りによる半導体チップの端部との短絡等を生
ずるという問題点がある。
〔課題を解決するための手段〕
本発明の半導体装置用セラミックパッケージは、セラミ
ック容器の中央に形或した凹部底面に設けた素子搭載部
と前記素子搭載部周囲の前記凹部上段水平面に設けた内
部リードとを有する半導体装置用パッケージにおいて、
前記凹部の側面に接して設け且つ上面にボンディング線
接続用のパッド電極を配列して設けた絶縁体を備えてい
る。
〔実施例〕
次に、本発明について図面を参照して説明する。
第ｌ図（ａ），（ｂ）は本発明の第１の実施例を示す平
面図及びＡ−Ａ’線断面図である。
第１図（ａ），（ｂ）に示すように、セラミック容器１
の中央に設けた凹部の底面に素子搭載部４を設け、素子
搭載部４の周囲の凹部上段水平面に金属化層をパターニ
ングして内部リード３を設け、内部リード３の外側のセ
ラミック容器１の上面に環状のウェルドリング２を設け
る。次に、内部リード３を設けた凹部上段に隣接する凹
部の側面に接して直方体状の絶縁体５を取付け、内部リ
ード３に隣接する絶縁体５の上面に配列してパッド電極
６を設けてパッケージを構戒する。
第２図（ａ），（ｂ）は第１の実施例の使用例を示す部
分平面図及びＢ−Ｂ’線断面図である。
第２図（ａ），（ｂ）に示すように、第１の実施例のパ
ッケージの素子搭載部４に半導体チップ７を搭載し、半
導体チップ７の電極と電極パツド６との間及びパッド電
極６と内部リード３との間をそれぞれボンディング線８
で接続する。
第２図（ａ＞．（ｂ）は、本発明の第２の実施例を示す
平面図及びｃ−ｃ’線断面図である。枠状の絶縁体５ａ
が素子搭載部４の周囲の凹部側面に接して固着されてい
る以外は第１の実施例と同じ構成を有しており、絶縁体
５ａが棒状であるため素子搭載部４への固着時の位置決
めが容易という利点がある。
〔発明の効果〕
以上説明したように本発明は、素子搭載部に各種のパッ
ド電極パターンを有する各種寸法の絶縁体を固着するこ
とにより、ボンディング線の事故を発生することなく多
種の形状の半導体チップを搭載することが可能になると
いう効果を有する。
【図面の簡単な説明】
第１図（ａ），（ｂ）は本発明の第１の実施例を示す平
面図及びＡ−Ａ’線断面図、第２図（ａ＞，（ｂ）は第
１の実施例の使用状態を示す部分平面図及びＢ−Ｂ’線
断面図、第３図（ａ＞（ｂ）は本発明の第２の実施例を
示す平面図及びｃ−ｃ’線断面図、第４図（ａ），（ｂ
）は従来の半導体装置用セラミックパッケージの平面図
、及びＤ−Ｄ’線断面図である。 １・・・セラミック容器、２・・・ウェルドリング、３
・・・内部リード、４・・・素子搭載部、５，５ａ・・
・絶縁体、６・・・バット電極、７・・・半導体チップ
、８・・・ボンディング線。 カ　１　図

Claims (1)

    【特許請求の範囲】
  1. セラミック容器の中央に形成した凹部底面に設けた素子
    搭載部と前記素子搭載部周囲の前記凹部上段水平面に設
    けた内部リードとを有する半導体装置用パッケージにお
    いて、前記凹部の側面に接して設け且つ上面にボンディ
    ング線接続用のパッド電極を配列して設けた絶縁体を備
    えたことを特徴とする半導体装置用セラミックパッケー
    ジ。
JP1244236A 1989-09-19 1989-09-19 半導体装置用セラミックパッケージ Pending JPH03105935A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1244236A JPH03105935A (ja) 1989-09-19 1989-09-19 半導体装置用セラミックパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1244236A JPH03105935A (ja) 1989-09-19 1989-09-19 半導体装置用セラミックパッケージ

Publications (1)

Publication Number Publication Date
JPH03105935A true JPH03105935A (ja) 1991-05-02

Family

ID=17115766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1244236A Pending JPH03105935A (ja) 1989-09-19 1989-09-19 半導体装置用セラミックパッケージ

Country Status (1)

Country Link
JP (1) JPH03105935A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58210650A (ja) * 1982-06-01 1983-12-07 Fujitsu Ltd 半導体装置
JPS61161730A (ja) * 1985-01-11 1986-07-22 Nec Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58210650A (ja) * 1982-06-01 1983-12-07 Fujitsu Ltd 半導体装置
JPS61161730A (ja) * 1985-01-11 1986-07-22 Nec Corp 半導体装置

Similar Documents

Publication Publication Date Title
JPS63128736A (ja) 半導体素子
JPH02244711A (ja) 半導体パッケージ
JP2560974B2 (ja) 半導体装置
JPH03105935A (ja) 半導体装置用セラミックパッケージ
JPH023621Y2 (ja)
JP3825196B2 (ja) 電子回路装置
JPH02153557A (ja) 樹脂封止型半導体装置
JPH01173747A (ja) 樹脂封止形半導体装置
JPH02295158A (ja) 半導体装置
JPS6142847U (ja) 半導体装置用パツケ−ジ
JP2562773Y2 (ja) 半導体集積回路素子
JPS6228780Y2 (ja)
JPS63211652A (ja) 集積回路パツケ−ジ
JPS63115228U (ja)
JPH04188660A (ja) リードフレーム
JPH06326235A (ja) 半導体装置
JP2004228167A (ja) リードフレーム及びそれを用いた半導体装置
JPH0710972U (ja) 回路基板
JPH0513658A (ja) 半導体装置用リードフレーム
JPH0498857A (ja) 半導体装置用パッケージ
JPS6263935U (ja)
JPH0262734U (ja)
JPS6073235U (ja) 半導体装置
JPS6033457U (ja) 半導体装置
JPH03157960A (ja) リードフレーム