JPH03117953A - 信号中継器二重化構造システム - Google Patents
信号中継器二重化構造システムInfo
- Publication number
- JPH03117953A JPH03117953A JP2254989A JP25498990A JPH03117953A JP H03117953 A JPH03117953 A JP H03117953A JP 2254989 A JP2254989 A JP 2254989A JP 25498990 A JP25498990 A JP 25498990A JP H03117953 A JPH03117953 A JP H03117953A
- Authority
- JP
- Japan
- Prior art keywords
- level
- unit
- network
- connection network
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M7/00—Arrangements for interconnection between switching centres
- H04M7/06—Arrangements for interconnection between switching centres using auxiliary connections for control or supervision, e.g. where the auxiliary connection is a signalling system number 7 link
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/0016—Arrangements providing connection between exchanges
- H04Q3/0025—Provisions for signalling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/02—Calling substations, e.g. by ringing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multi Processors (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は国際電信電話諮問委員会（ＣＣＩＴＴ）で勧告
するＮｏ、７共通線信号網でのメツセージ伝達部機能を
遂行する信号中継器二重化構造システムに関する。
するＮｏ、７共通線信号網でのメツセージ伝達部機能を
遂行する信号中継器二重化構造システムに関する。
［従来の技術１
メツセージ伝達部プロトコールを遂行するユニットのう
ちレベル２ユニットはメツセージ伝達部プロトコールの
レベル２プロトコールを遂行するボードであり、レベル
３ユニットはメツセージ伝達部プロトコールのレベル３
プロトコールのうちメツセージルーチンを主に遂行する
メツセージハンドリングプロトコールを遂行するボード
である。レベル２−３連結網はレベル３ユニットが多数
のレベル２ユニットおよびレベル３−３連結網ユニット
を接続するために用い、レベル２−３連結網により接続
されるレベル３ユニットおよびレベル２ユニットそして
レベル３−３連結網ユニットは一つの信号メツセージ処
理サブモジュールを構成する。
ちレベル２ユニットはメツセージ伝達部プロトコールの
レベル２プロトコールを遂行するボードであり、レベル
３ユニットはメツセージ伝達部プロトコールのレベル３
プロトコールのうちメツセージルーチンを主に遂行する
メツセージハンドリングプロトコールを遂行するボード
である。レベル２−３連結網はレベル３ユニットが多数
のレベル２ユニットおよびレベル３−３連結網ユニット
を接続するために用い、レベル２−３連結網により接続
されるレベル３ユニットおよびレベル２ユニットそして
レベル３−３連結網ユニットは一つの信号メツセージ処
理サブモジュールを構成する。
［発明が解決しようとする課題１
従来の信号中継器システム（出願筒１９８８−８７３８
号）では、レベル２ユニット等をレベル３ユニットと接
続するために単一経路のレベル２−３連結網を用いた。
号）では、レベル２ユニット等をレベル３ユニットと接
続するために単一経路のレベル２−３連結網を用いた。
そして、この様なモジュール等を連結するために単一経
路のレベル３−３連結網を使用した。この様なシステム
では単一経路の連結網を使用するため一つの経路に障害
が生じると多数のレベル２ユニットまたはモジュールを
使用できない状態になる。
路のレベル３−３連結網を使用した。この様なシステム
では単一経路の連結網を使用するため一つの経路に障害
が生じると多数のレベル２ユニットまたはモジュールを
使用できない状態になる。
本発明の目的は上記のような問題点を改善することによ
り障害発生時正常的な手順を経てモジュール交代しシス
テムの信頼度を高めることにある。
り障害発生時正常的な手順を経てモジュール交代しシス
テムの信頼度を高めることにある。
［課題を解決するための手段１
本発明は、上記目的を達成するため、Ｎｏ、７共通線信
号網でのメツセージ伝達部機能を遂行する信号中継器シ
ステムにおいて、二重化されたレベル３−３連結網と、
上記二重化されたレベル３−３連結網に接続され、レベ
ル２ユニット、レベル３ユニット、上記レベル３−３連
結網に接続されたレベル３−３連結網ユニットおよび上
記レベル３ユニットを上記レベル２ユニットおよび上記
レベル３−３連結網ユニットに接続するためのレベル２
−３連結網を備えた信号メツセージ処理モジュールと、
上記二重化されたレベル３−３連結網に接続される信号
網管理モジュールと、上記二重化されたレベル３−３連
結網に接続される運用および維持保守システムとで構成
されたことを特徴どする。
号網でのメツセージ伝達部機能を遂行する信号中継器シ
ステムにおいて、二重化されたレベル３−３連結網と、
上記二重化されたレベル３−３連結網に接続され、レベ
ル２ユニット、レベル３ユニット、上記レベル３−３連
結網に接続されたレベル３−３連結網ユニットおよび上
記レベル３ユニットを上記レベル２ユニットおよび上記
レベル３−３連結網ユニットに接続するためのレベル２
−３連結網を備えた信号メツセージ処理モジュールと、
上記二重化されたレベル３−３連結網に接続される信号
網管理モジュールと、上記二重化されたレベル３−３連
結網に接続される運用および維持保守システムとで構成
されたことを特徴どする。
［実施例１
以下、添付した図を参照しながら本発明の一実施例を詳
細に説明する。
細に説明する。
第１図は二重化されたレベル３−３連結網を中心に構成
される信号中継器システムとして、レベル３−３連結網
（１００ａ、１００ｂ）、信号メツセージ処理モジュー
ル（１１０） 、信号網管理モジュール（１２０）、０
７Ｍ（運用および維持保守）システム（１３０）および
ターミナル（１４０）より構成されている。
される信号中継器システムとして、レベル３−３連結網
（１００ａ、１００ｂ）、信号メツセージ処理モジュー
ル（１１０） 、信号網管理モジュール（１２０）、０
７Ｍ（運用および維持保守）システム（１３０）および
ターミナル（１４０）より構成されている。
第２図は本発明の信号メツセージ処理モジュール二重化
構成図で、レベル３−３連結網（２００ａ。
構成図で、レベル３−３連結網（２００ａ。
２００ｂ） 、信号メツセージ処理モジュール（２１０
）、信号メツセージ処理サブモジュール（２２０ａ〜２
２０ｎ）から構成されている。
）、信号メツセージ処理サブモジュール（２２０ａ〜２
２０ｎ）から構成されている。
第３図は本発明の信号メツセージ処理サブモジュール二
重化構成図で、レベル３−３連結網（３００ａ、 ３０
０ｂ）、レベル３ユニット（３１０ａ、 ３１０ｂ）、
レベル３−３連結網ユニット（３２０ａ、 ３２０ｂ）
、並列バス（レベル２−３連結網） （３３０ａ、 ３
３０ｂ）、レベル２ユニット（３４０ａ〜３４０ｎ）、
レベル３ユニットに分散された分散メモリ（３５０ａ、
３５０ｂ） 、レベル３−３連結網ユニットに分散さ
れた分散メモリ（３６０ａ。
重化構成図で、レベル３−３連結網（３００ａ、 ３０
０ｂ）、レベル３ユニット（３１０ａ、 ３１０ｂ）、
レベル３−３連結網ユニット（３２０ａ、 ３２０ｂ）
、並列バス（レベル２−３連結網） （３３０ａ、 ３
３０ｂ）、レベル２ユニット（３４０ａ〜３４０ｎ）、
レベル３ユニットに分散された分散メモリ（３５０ａ、
３５０ｂ） 、レベル３−３連結網ユニットに分散さ
れた分散メモリ（３６０ａ。
３６０ｂ）、レベル２ユニットに分散された分散メモリ
（３７０ａ〜３７０ｎ）から構成されている。
（３７０ａ〜３７０ｎ）から構成されている。
本発明において、信号メツセージ処理サブモジュールは
二重化されたレベル３−３連結網（３００ａ。
二重化されたレベル３−３連結網（３００ａ。
３００ｂ）に接続するため二枚の分離されたボードです
るレベル３−３連結網ユニット（３２０ａ、 ３２０ｂ
）を使用した。この様に構成されたシステムにて、一つ
のレベル３−３連結網ユニットおよび一つの並列バスに
障害が生じても障害を生じないレベル３−３連結網ユニ
ットおよび並列バスを使用して一つの信号メツセージ処
理サブモジュールが使用不可になるのを防止するのでシ
ステムの信頼度が向上される。特にレベル３ユニット（
３１０ａ、 ３１０ｂ）が二つの並列バス（３３０ａ、
３３０ｂ）を通じて多数のレベル２ユニット（３４０
ａ〜３４Ｏｎ）等を接続することを特徴とする。
るレベル３−３連結網ユニット（３２０ａ、 ３２０ｂ
）を使用した。この様に構成されたシステムにて、一つ
のレベル３−３連結網ユニットおよび一つの並列バスに
障害が生じても障害を生じないレベル３−３連結網ユニ
ットおよび並列バスを使用して一つの信号メツセージ処
理サブモジュールが使用不可になるのを防止するのでシ
ステムの信頼度が向上される。特にレベル３ユニット（
３１０ａ、 ３１０ｂ）が二つの並列バス（３３０ａ、
３３０ｂ）を通じて多数のレベル２ユニット（３４０
ａ〜３４Ｏｎ）等を接続することを特徴とする。
この様に構成されたシステムで一つの並列バスに障害が
発生した際、レベル３ユニットは障害が発生しなかった
並列バスを使用し、レベル２ユニットと通信をすること
により一つのバスに発生した障害により多数のレベル２
ユニットが使用不可になるのを防止するので、システム
の信頼度を高めることができ、維持保守する間全体シス
テムが正常に稼動できるようになる。そしてレベル３ユ
ニットは二枚で構成され、正常な状態で相互に異る機能
を成すこともでき、同じ機能を相互に分担して遂行する
こともできる。レベル３ユニットはそれぞれ一つのバス
に対しマスターとして動作する。従って一つの並列バス
に障害が生じると障害が生じない並列バスに接続された
レベル３ユニットがマスターとしての主機能を遂行する
。
発生した際、レベル３ユニットは障害が発生しなかった
並列バスを使用し、レベル２ユニットと通信をすること
により一つのバスに発生した障害により多数のレベル２
ユニットが使用不可になるのを防止するので、システム
の信頼度を高めることができ、維持保守する間全体シス
テムが正常に稼動できるようになる。そしてレベル３ユ
ニットは二枚で構成され、正常な状態で相互に異る機能
を成すこともでき、同じ機能を相互に分担して遂行する
こともできる。レベル３ユニットはそれぞれ一つのバス
に対しマスターとして動作する。従って一つの並列バス
に障害が生じると障害が生じない並列バスに接続された
レベル３ユニットがマスターとしての主機能を遂行する
。
信号メツセージ処理モジュールは数百個のレベル２機能
を処理する信号リンクを受容する。このレベル２機能は
ボードレベルとして具現が可能であり、数百枚のボード
が用いられる。現在一般に用いられる並列バスは２０枚
以上のボードを装着することができない。従って本発明
では並列バスを用いて８枚乃至１６枚のレベル２ユニッ
トを接続する二重化された信号メツセージ処理サブモジ
ュールを構成し、二重化されたレベル３−３連結網を用
いて再び数個の信号メツセージ処理サブモジエールを接
続する階層的構造を使用して数百枚のレベル２ユニット
等を接続した。
を処理する信号リンクを受容する。このレベル２機能は
ボードレベルとして具現が可能であり、数百枚のボード
が用いられる。現在一般に用いられる並列バスは２０枚
以上のボードを装着することができない。従って本発明
では並列バスを用いて８枚乃至１６枚のレベル２ユニッ
トを接続する二重化された信号メツセージ処理サブモジ
ュールを構成し、二重化されたレベル３−３連結網を用
いて再び数個の信号メツセージ処理サブモジエールを接
続する階層的構造を使用して数百枚のレベル２ユニット
等を接続した。
第４図は一つのレベル２ユニットに入力された信号メツ
セージのフローチャートである。信号メツセージ（フロ
ーチャート１）と（フローチャート２）は正常的状態で
信号メツセージが処理されるものを示す。ここで（フロ
ーチャート１）は１−２−３−８−９の順に進行され、
レベル３ユニットにより処理された信号メツセージが同
一信号メツセージ処理サブモジュール内にあるレベル２
ユニットに経路が選択される場合であり、（フローチャ
ート２）は１−２−３−５−６−１０−１７−１９の順
で進行され、レベル３ユニットにより処理された信号メ
ツセージが他の信号メツセージ処理サブモジュールの中
にあるレベル２ユニットに経路が選択される場合を示す
。（フローチャート３）は１−２−４−８−９の順で進
行され、一つの並列バスに障害が生じたとき障害が生じ
ない並列バスを通じて信号メツセージが処理されること
を示す。この際レベル３の主機能は障害が生じないバス
をアクセスするレベル３ユニットが遂行するようになる
。
セージのフローチャートである。信号メツセージ（フロ
ーチャート１）と（フローチャート２）は正常的状態で
信号メツセージが処理されるものを示す。ここで（フロ
ーチャート１）は１−２−３−８−９の順に進行され、
レベル３ユニットにより処理された信号メツセージが同
一信号メツセージ処理サブモジュール内にあるレベル２
ユニットに経路が選択される場合であり、（フローチャ
ート２）は１−２−３−５−６−１０−１７−１９の順
で進行され、レベル３ユニットにより処理された信号メ
ツセージが他の信号メツセージ処理サブモジュールの中
にあるレベル２ユニットに経路が選択される場合を示す
。（フローチャート３）は１−２−４−８−９の順で進
行され、一つの並列バスに障害が生じたとき障害が生じ
ない並列バスを通じて信号メツセージが処理されること
を示す。この際レベル３の主機能は障害が生じないバス
をアクセスするレベル３ユニットが遂行するようになる
。
（フローチャート４）は１−２−３−１１−７−１２−
１７−１９の順で進行され、一つのレベル３−３連結網
ユニットまたはレベル３−３連結網に障害が生じたとき
、信号メツセージが障害を生じないレベル３−３連結網
およびレベル３−３連結網ユニットを通じて処理される
ことを示す。
１７−１９の順で進行され、一つのレベル３−３連結網
ユニットまたはレベル３−３連結網に障害が生じたとき
、信号メツセージが障害を生じないレベル３−３連結網
およびレベル３−３連結網ユニットを通じて処理される
ことを示す。
第５Ａ図および第５Ｂ図はメツセージ伝達部プロトコー
ルのレベル３の機能のうちでルーチン機能を主に遂行す
るレベル３ユニットの機能ブロック図で、ＣＰＬＩ（５
１，５８） 、 ＲＯＭ（Ｒｅａｄ ｏｎｌｙ Ｍｅｍ
ｏｒｙ） （５２゜５５） 、ＲＡＭ（Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）（５３，５６）、ＤＰ
ＲＡＭ（Ｄｕａｌ Ｐｏｒｔｅｄ ＲＡＭ）（５４，５
７）とから構成されている。
ルのレベル３の機能のうちでルーチン機能を主に遂行す
るレベル３ユニットの機能ブロック図で、ＣＰＬＩ（５
１，５８） 、 ＲＯＭ（Ｒｅａｄ ｏｎｌｙ Ｍｅｍ
ｏｒｙ） （５２゜５５） 、ＲＡＭ（Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）（５３，５６）、ＤＰ
ＲＡＭ（Ｄｕａｌ Ｐｏｒｔｅｄ ＲＡＭ）（５４，５
７）とから構成されている。
レベル３ユニットは一般的ブロセサー
（ＭＣ６８０００，Ｉｎｔｅ１８０２８ｂ等）を用いて
具現することができ、メツセージ伝達部プロトコールの
レベル３プロトコールはＲＯＭ（５２，５５）またはＲ
ＡＭ（５３゜５６）に搭載されて遂行される。レベル３
ユニットは第１コネクタおよび第２コネクタを通じて二
重化された並列バスと接続される。レベル３ユニットは
二種類で構成されるが、その一種類は第５Ａ図のように
レベル３ユニットが第１コネクタを通じて二重化された
並列バスのうち一つをアクセスし、第２コネクタにはメ
モリを通じて二重化された並列バスのうち他の一つが接
続される。すなわち、第２コネクタを通じてはメモリと
してのみ機能を遂行する。他の一つの種類のレベル３ユ
ニットは第５Ｂ図のように第２コネクタを通じて二重化
された並列バスの中の一つをアクセスし、第１コネクタ
にはメモリを通じて二重化された並列バスのうちの他の
一つが接続される。つまり第１コネクタを通じてはメモ
リとしてのみ機能を遂行する。このように二種類のレベ
ル３ユニットは二重化された並列バスのうちの一つのバ
スだけをアクセスできるため仲裁器がない並列バスを用
いることにより並列バスアクセスを速やかに行ない、シ
ステムの性能向上をもたらす。そして一つのバスだけを
アクセスでき、他のバスには互いにメモリとしてのみ見
えるため仲裁器等の回路が不要になり、アクセスのため
のハードウェア回路を簡単にすることができるためシス
テムの信頼度が向上する。特に仲裁器まで二重化するの
が技術的に難しいのでこれを除去することにより二重化
が容易に具現されるというメリットがある。これがため
二種の他の形態のレベル３ユニットは二重化された並列
バスに接続され、一つのレベル３ユニットに障害が生じ
たとき障害が生じないレベル３ユニットが代りに機能を
遂行することにより一つのレベル３ユニットに接続され
た多数のレベル２ユニットが使用不可の状態になるのを
防止する。
具現することができ、メツセージ伝達部プロトコールの
レベル３プロトコールはＲＯＭ（５２，５５）またはＲ
ＡＭ（５３゜５６）に搭載されて遂行される。レベル３
ユニットは第１コネクタおよび第２コネクタを通じて二
重化された並列バスと接続される。レベル３ユニットは
二種類で構成されるが、その一種類は第５Ａ図のように
レベル３ユニットが第１コネクタを通じて二重化された
並列バスのうち一つをアクセスし、第２コネクタにはメ
モリを通じて二重化された並列バスのうち他の一つが接
続される。すなわち、第２コネクタを通じてはメモリと
してのみ機能を遂行する。他の一つの種類のレベル３ユ
ニットは第５Ｂ図のように第２コネクタを通じて二重化
された並列バスの中の一つをアクセスし、第１コネクタ
にはメモリを通じて二重化された並列バスのうちの他の
一つが接続される。つまり第１コネクタを通じてはメモ
リとしてのみ機能を遂行する。このように二種類のレベ
ル３ユニットは二重化された並列バスのうちの一つのバ
スだけをアクセスできるため仲裁器がない並列バスを用
いることにより並列バスアクセスを速やかに行ない、シ
ステムの性能向上をもたらす。そして一つのバスだけを
アクセスでき、他のバスには互いにメモリとしてのみ見
えるため仲裁器等の回路が不要になり、アクセスのため
のハードウェア回路を簡単にすることができるためシス
テムの信頼度が向上する。特に仲裁器まで二重化するの
が技術的に難しいのでこれを除去することにより二重化
が容易に具現されるというメリットがある。これがため
二種の他の形態のレベル３ユニットは二重化された並列
バスに接続され、一つのレベル３ユニットに障害が生じ
たとき障害が生じないレベル３ユニットが代りに機能を
遂行することにより一つのレベル３ユニットに接続され
た多数のレベル２ユニットが使用不可の状態になるのを
防止する。
第６図はレベル３−３連結網ユニットの機能ブロック図
であって、ＣＰＵ（６２） ＲＡＭ（６４）ＲＯＭ（
６３） 、ＤＰＲＡＭ（６６） 、網制御チップ（６１
）および仲裁器（６５）とから構成されている。
であって、ＣＰＵ（６２） ＲＡＭ（６４）ＲＯＭ（
６３） 、ＤＰＲＡＭ（６６） 、網制御チップ（６１
）および仲裁器（６５）とから構成されている。
レベル３−３連結網ユニットはモジュールまたはサブモ
ジュールをレベル３−３連結網に接続しようとする際に
用い、レベル３ユニットと同様に一般的なプロセサーお
よびメモリとにより構成され、特にレベル３−３連結網
に接続するために必要な網制御チップ（６１）が用いら
れる。網制御チップは一般に常用化された近距離通信網
（ＬＡＮ ： Ｌｏｃａｌ ＡｒｅａＮｅｔｗｏｒｋ）
チップで、トークンリング（ＴｏｋｅｎＲｉｎｇ）、ト
ークンバス（Ｔｏｋｅｎ Ｂｕｓ）およびエサ−ネット
（Ｅｔｈｅｒｎｅｔ）等に使用可能である。レベル３−
３連結網制御のためのプロトコールおよび網制御チップ
駆動プログラムはＲＯＭおよびＲＡＭに搭載されて遂行
する。第６図に示したようにレベル３−３連結網ユニッ
トは二重化された並列バスにすべてメモリとしてのみ見
える。この際第１コネクタおよび第２コネクタを通じて
メモリを同時にアクセスするのを防ぐため内部仲裁器（
６５）はバスに用いられる仲裁器とは異りボード内に独
立的に構成されるため一つに障害が生じても全システム
には大きい影響を与えない。
ジュールをレベル３−３連結網に接続しようとする際に
用い、レベル３ユニットと同様に一般的なプロセサーお
よびメモリとにより構成され、特にレベル３−３連結網
に接続するために必要な網制御チップ（６１）が用いら
れる。網制御チップは一般に常用化された近距離通信網
（ＬＡＮ ： Ｌｏｃａｌ ＡｒｅａＮｅｔｗｏｒｋ）
チップで、トークンリング（ＴｏｋｅｎＲｉｎｇ）、ト
ークンバス（Ｔｏｋｅｎ Ｂｕｓ）およびエサ−ネット
（Ｅｔｈｅｒｎｅｔ）等に使用可能である。レベル３−
３連結網制御のためのプロトコールおよび網制御チップ
駆動プログラムはＲＯＭおよびＲＡＭに搭載されて遂行
する。第６図に示したようにレベル３−３連結網ユニッ
トは二重化された並列バスにすべてメモリとしてのみ見
える。この際第１コネクタおよび第２コネクタを通じて
メモリを同時にアクセスするのを防ぐため内部仲裁器（
６５）はバスに用いられる仲裁器とは異りボード内に独
立的に構成されるため一つに障害が生じても全システム
には大きい影響を与えない。
第７図はレベル２ユニットの機能ブロック図で、ＣＰＵ
（７２） ＲＡＭ（７４） ＲＯＭ（７３）、ＤＰ
ＲＡＭ（７６）、ＨＤＬＣチップ（７１）および仲裁器
（７５）とから構成されている。レベル２ユニットはメ
ツセージ伝達部プロトコールのレベル２プロトコールを
遂行する。レベル３プロトコールは信号網管理および信
号メツセージルーチンに関する機能を遂行するが、レベ
ル２ユニットは信号メツセージ伝達機能を遂行する。す
なわち、誤謬のない信号メツセージ伝達のための誤謬が
発生した信号メ・ソセージは再伝達する機能を遂行する
。信号メツセージ伝達は６４ｋｂｐｓ速度で遂行され、
レベル２ユニットはこれを成すがために常用化されたＨ
ＤＬＣチップ（２８５３０，５ＣＮ６８５６２等） （
７１）を用いて構成され、これを使用してレベル２プロ
トコールが遂行される。第７図で述べたようにレベル２
ユニットもレベル３−３連結網ユニットと同様二重化さ
れた並列バスにすべてメモリとしてのみ見える。この際
第１コネクタおよび第２コネクタを通じてメモリを同時
にアクセスするのを防ぐために内部仲裁器（７５）が必
要である。この仲裁器（７５）は第６図と同様にバスに
使用される仲裁器とは異なり、ボード内に独立的に構成
されるため、一つに障害が生じても全体システムには大
きい影響を与えない。
（７２） ＲＡＭ（７４） ＲＯＭ（７３）、ＤＰ
ＲＡＭ（７６）、ＨＤＬＣチップ（７１）および仲裁器
（７５）とから構成されている。レベル２ユニットはメ
ツセージ伝達部プロトコールのレベル２プロトコールを
遂行する。レベル３プロトコールは信号網管理および信
号メツセージルーチンに関する機能を遂行するが、レベ
ル２ユニットは信号メツセージ伝達機能を遂行する。す
なわち、誤謬のない信号メツセージ伝達のための誤謬が
発生した信号メ・ソセージは再伝達する機能を遂行する
。信号メツセージ伝達は６４ｋｂｐｓ速度で遂行され、
レベル２ユニットはこれを成すがために常用化されたＨ
ＤＬＣチップ（２８５３０，５ＣＮ６８５６２等） （
７１）を用いて構成され、これを使用してレベル２プロ
トコールが遂行される。第７図で述べたようにレベル２
ユニットもレベル３−３連結網ユニットと同様二重化さ
れた並列バスにすべてメモリとしてのみ見える。この際
第１コネクタおよび第２コネクタを通じてメモリを同時
にアクセスするのを防ぐために内部仲裁器（７５）が必
要である。この仲裁器（７５）は第６図と同様にバスに
使用される仲裁器とは異なり、ボード内に独立的に構成
されるため、一つに障害が生じても全体システムには大
きい影響を与えない。
第５図、第６図および第７図で述べたように、二重化さ
れた並列バスのうちそれぞれのバスには一つのレベル３
ユニットのみアクセスするため、並列バスには仲裁器が
不要である。すなわち、残りのすべてのユニットは並列
バス上にメモリのみに見えるので構成のために用いられ
る回路が簡単になり、仲裁器がないので二重化が容易に
具現できる。そして並列バスに接続されるＲＡＭは常用
化されたＤＰＲＡＭを用いてボード内部にある仲裁器の
機能を簡略化した。
れた並列バスのうちそれぞれのバスには一つのレベル３
ユニットのみアクセスするため、並列バスには仲裁器が
不要である。すなわち、残りのすべてのユニットは並列
バス上にメモリのみに見えるので構成のために用いられ
る回路が簡単になり、仲裁器がないので二重化が容易に
具現できる。そして並列バスに接続されるＲＡＭは常用
化されたＤＰＲＡＭを用いてボード内部にある仲裁器の
機能を簡略化した。
第８図は常用化されたＤＰＲＡＭであって、一般のメモ
リチップとは異り独立的なアドレス線およびデータ線を
有するため、ユニット内部のプロセサーと第１コネクタ
と第２コネクタとにアクセスしようとする際、仲裁器が
不要である。ボード内部の仲裁器は第１コネクタと第２
コネクタとの間の仲裁のためにのみ用いられる。
リチップとは異り独立的なアドレス線およびデータ線を
有するため、ユニット内部のプロセサーと第１コネクタ
と第２コネクタとにアクセスしようとする際、仲裁器が
不要である。ボード内部の仲裁器は第１コネクタと第２
コネクタとの間の仲裁のためにのみ用いられる。
このようにすることにより仲裁に用いられる時間を減少
させシステムの性能を向上させた。特にレベル３ユニッ
トはＤＰＲＡＭを用いることにより仲裁器を使用しない
ので仲裁に用いられる時間をなくすることが出来、シス
テムの性能向上をもたらす。
させシステムの性能を向上させた。特にレベル３ユニッ
トはＤＰＲＡＭを用いることにより仲裁器を使用しない
ので仲裁に用いられる時間をなくすることが出来、シス
テムの性能向上をもたらす。
第９図はレベル２処理ユニットの構成を示し、ＤＰＲＡ
Ｍ（９１，９２） 、ＣＰＵ（９３） 、ＲＯＭ（
９４） 、ＲＡＭ（９５）、レベル２プロトコール（
９６）から構成されている。
Ｍ（９１，９２） 、ＣＰＵ（９３） 、ＲＯＭ（
９４） 、ＲＡＭ（９５）、レベル２プロトコール（
９６）から構成されている。
上記レベル２処理ユニットは完全に分離されたＤＰＲＡ
Ｍを使用することにより二つの第１、第２コネクタによ
りレベル２処理ユニットを通信するときに必要なユニッ
ト内部の仲裁器を除去した。
Ｍを使用することにより二つの第１、第２コネクタによ
りレベル２処理ユニットを通信するときに必要なユニッ
ト内部の仲裁器を除去した。
上記レベル２プロトコール処理チツプ（９６）は常用化
されたＨＤＬＣチップを用いて、ＲＯＭ（９４）および
ＲＡＭ（９５）にはレベル２プロトコールを搭載し、Ｃ
ＰＵ（９３）がレベル２プロトコールを遂行させ、完全
に分離されたＤＰＲＡＭ（９１，９２）を使用してレベ
ル３ユニットと通信するようにした。
されたＨＤＬＣチップを用いて、ＲＯＭ（９４）および
ＲＡＭ（９５）にはレベル２プロトコールを搭載し、Ｃ
ＰＵ（９３）がレベル２プロトコールを遂行させ、完全
に分離されたＤＰＲＡＭ（９１，９２）を使用してレベ
ル３ユニットと通信するようにした。
第１０図はレベル２処理ユニットの他の実施例を示し、
外部筒１および第２コネクタに仲裁器（１０１，１０３
）を付加設置して使用し、またＲＡＭ（１０２゜１０４
）を外部コネクタに連結して構成した。その他の部分は
第９図のレベル２処理ユニットの構成−と同様である。
外部筒１および第２コネクタに仲裁器（１０１，１０３
）を付加設置して使用し、またＲＡＭ（１０２゜１０４
）を外部コネクタに連結して構成した。その他の部分は
第９図のレベル２処理ユニットの構成−と同様である。
［発明の効果１
本発明は上記のような構成で次の効果をもたらす。一つ
のレベル２−３連結網に障害が生じた場合でも多数のレ
ベル２ユニットおよびモジュールが年回用でな（画用の
状態になる。そして障害が発生した一つの経路を維持保
守するための時間的余裕および障害が発生しない一つの
経路を使用し、維持保守できるようになる。つまり従来
のシステムにおいては一つのモジュールを入れ替えるた
めには全体システムを停止させるかシステムの機能に至
大な影響を与えた状態になる。しかし本発明のシステム
では正常な手順を経てモジュールを交代することが出来
る。
のレベル２−３連結網に障害が生じた場合でも多数のレ
ベル２ユニットおよびモジュールが年回用でな（画用の
状態になる。そして障害が発生した一つの経路を維持保
守するための時間的余裕および障害が発生しない一つの
経路を使用し、維持保守できるようになる。つまり従来
のシステムにおいては一つのモジュールを入れ替えるた
めには全体システムを停止させるかシステムの機能に至
大な影響を与えた状態になる。しかし本発明のシステム
では正常な手順を経てモジュールを交代することが出来
る。
第１図は本発明の信号中継器の二重化構成図、第２図は
本発明の信号メツセージ処理モジュールの二重化構成図
、 第３図は本発明の信号メツセージ処理サブモジュールの
二重化構成図、 第４図は一つのレベル２ユニットに入力された信号メツ
セージのフローチャートを示す図、第５Ａ図および第５
Ｂ図はレベル３ユニットの機能ブロック図、 第６図はレベル３−３連結網ユニットの機能ブロック図
、 第７図はレベル２ユニットの機能ブロック図、第８図は
常用化されたＤＰＲＡＭのブロック図、第９図は二重化
されたレベル２処理ユニットの構成図、 第１０図は二重化されたレベル２処理ユニットの他の実
施例を示す図である。 １００ａ、 １００ｂ−・・レベル３−３連結網、１１
０・・・信号メツセージ処理モジュール、１２０・・・
信号網管理モジュール、 １３０・・・０７Ｍ（運用および維持保守）システム、
１４０・・・ターミナル（コンソール）、２００ａ、
２００ｂ−−・レベル３−３連結網、２１０・・・信号
メツセージ処理モジュール、２２０ａ乃至２２０ｎ・・
・信号メツセージ処理サブモジュール、 ３００ａ、 ３００ｂ・・−レベル３−３連結網、３１
０ａ、 ３１０ｂ・・・レベル３ユニット、３２０ａ、
３２０ｂ−・・レベル３−３連結網、３３０ａ、 ３
３０ｂ−・−並列バス（レベル２−３連結網）、３４０
ａ〜３４０ｎ・・・レベル２ユニット、３５０ａ、 ３
５０ｂ・・・３２ユニットに分散された分散メモリ、 ３６０ａ、 ３６０ｂ・・・レベル３−３連結網ユニッ
トに分散された分散メモリ、 ３７０ａ〜３７０ｎ・・・レベル２ユニットに分散され
た分散メモリ。 第 図 第２図 第６ 図 第７図 第９図 第１Ｏ図
本発明の信号メツセージ処理モジュールの二重化構成図
、 第３図は本発明の信号メツセージ処理サブモジュールの
二重化構成図、 第４図は一つのレベル２ユニットに入力された信号メツ
セージのフローチャートを示す図、第５Ａ図および第５
Ｂ図はレベル３ユニットの機能ブロック図、 第６図はレベル３−３連結網ユニットの機能ブロック図
、 第７図はレベル２ユニットの機能ブロック図、第８図は
常用化されたＤＰＲＡＭのブロック図、第９図は二重化
されたレベル２処理ユニットの構成図、 第１０図は二重化されたレベル２処理ユニットの他の実
施例を示す図である。 １００ａ、 １００ｂ−・・レベル３−３連結網、１１
０・・・信号メツセージ処理モジュール、１２０・・・
信号網管理モジュール、 １３０・・・０７Ｍ（運用および維持保守）システム、
１４０・・・ターミナル（コンソール）、２００ａ、
２００ｂ−−・レベル３−３連結網、２１０・・・信号
メツセージ処理モジュール、２２０ａ乃至２２０ｎ・・
・信号メツセージ処理サブモジュール、 ３００ａ、 ３００ｂ・・−レベル３−３連結網、３１
０ａ、 ３１０ｂ・・・レベル３ユニット、３２０ａ、
３２０ｂ−・・レベル３−３連結網、３３０ａ、 ３
３０ｂ−・−並列バス（レベル２−３連結網）、３４０
ａ〜３４０ｎ・・・レベル２ユニット、３５０ａ、 ３
５０ｂ・・・３２ユニットに分散された分散メモリ、 ３６０ａ、 ３６０ｂ・・・レベル３−３連結網ユニッ
トに分散された分散メモリ、 ３７０ａ〜３７０ｎ・・・レベル２ユニットに分散され
た分散メモリ。 第 図 第２図 第６ 図 第７図 第９図 第１Ｏ図
Claims (1)
- 【特許請求の範囲】 １）Ｎｏ．７共通線信号網でのメッセージ伝達部機能を
遂行する信号中継器システムにおいて、 二重化されたレベル３−３連結網と、 上記二重化されたレベル３−３連結網に接続され、レベ
ル２ユニット、レベル３ユニット、上記レベル３−３連
結網に接続されたレベル３−３連結網ユニットおよび上
記レベル３ユニットを上記レベル２ユニットおよび上記
レベル３−３連結網ユニットに接続するためのレベル２
−３連結網を備えた信号メッセージ処理モジュールと、 上記二重化されたレベル３−３連結網に接続される信号
網管理モジュールと、 上記二重化されたレベル３−３連結網に接続される運用
および維持保守システムとで構成されたことを特徴とす
る信号中継器二重化構造システム。 ２）請求項１において、上記信号メッセージ処理モジュ
ール内の上記レベル３ユニットが２枚のボードで構成さ
れ、上記レベル３−３連結網ユニットが２枚のボードで
構成され、上記一方のボードのレベル３−３連結網ユニ
ットは上記一方のレベル３−３連結網に接続され、上記
他方のボードのレベル３−３連結網ユニットは上記他方
のレベル３−３連結網に接続され、上記２枚のボードで
構成されたレベル３ユニットとレベル２ユニットおよび
２枚のボードで構成されたレベル３−３連結網ユニット
とが二つの並列バスを用いて接続されることを特徴とす
る信号中継器二重化構造システム。 ３）請求項２において、上記レベル３ユニットが、上記
レベル２ユニットおよびレベル３−３連結網ユニットの
間の通信のため、上記各ユニットに分散された分散メモ
リを使用し、二つの並列バスを通じて通信することを特
徴とする信号中継器二重化構造システム。 ４）請求項３において、上記レベル３ユニットは、一つ
のＣＰＵと、上記ＣＰＵに連結されたＲＯＭおよびＲＡ
Ｍと、上記ＣＰＵとＲＯＭとＲＡＭとに連結されたＤＰ
ＲＡＭとを備えていることを特徴とする信号中継器二重
化構造システム。 ５）請求項４において、上記レベル３−３連結網ユニッ
トは、ＣＰＵと、上記ＣＰＵに連結された網制御チップ
と、上記ＣＰＵと網制御チップとに連結されたＲＯＭお
よびＲＡＭと、上記ＣＰＵ、網制御チップ、ＲＯＭおよ
びＲＡＭに連結されたＤＰＲＡＭとを備えていることを
特徴とする信号中継器二重化構造システム。 ６）請求項５において、上記レベル２処理ユニットはそ
れぞれ外部コネクタに接続された二つのＤＰＲＡＭを含
むことを特徴とする信号中継器二重化構造システム。 ７）請求項５において、上記レベル２処理ユニットはそ
れぞれ外部コネクタに接続された二つのＲＡＭと二つの
仲裁器とを含むことを特徴とする信号中継器二重化構造
システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890013721A KR920002483B1 (ko) | 1989-09-23 | 1989-09-23 | No.7 공통선 신호망에서의 신호중계기 이중화 구조 시스템 |
| KR1989-13721 | 1989-09-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03117953A true JPH03117953A (ja) | 1991-05-20 |
| JP2806614B2 JP2806614B2 (ja) | 1998-09-30 |
Family
ID=19290131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2254989A Expired - Lifetime JP2806614B2 (ja) | 1989-09-23 | 1990-09-25 | 信号中継器二重化構造システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5150405A (ja) |
| JP (1) | JP2806614B2 (ja) |
| KR (1) | KR920002483B1 (ja) |
| CA (1) | CA2025950C (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2687519B1 (fr) * | 1992-02-19 | 1995-01-13 | Alcatel Telspace | Interface pour l'insertion d'equipements relies en reseau de telecommunications, dans un systeme de gestion de tels equipements. |
| FR2687524A1 (fr) * | 1992-02-19 | 1993-08-20 | Alcatel Telspace | Systeme de gestion dynamique d'un ensemble d'equipements relies en reseau de telecommunications. |
| CA2103868A1 (en) * | 1992-10-09 | 1994-04-10 | Jo Ann Blatchford | Telecommunications system with redundant ss7 signaling interfaces |
| US5473630A (en) * | 1993-01-19 | 1995-12-05 | At&T Corp. | Telecommunications rate data base accessing |
| US5515425A (en) * | 1993-01-19 | 1996-05-07 | At&T Corp. | Telecommunications system with active database |
| KR0133337B1 (ko) * | 1994-12-21 | 1998-04-21 | 양승택 | 타켓 시스템 이중화 운용관리 장치 및 방법 |
| US6269157B1 (en) | 1995-11-06 | 2001-07-31 | Summit Telecom Systems, Inc. | Bidding for telecommunications traffic with request for service |
| US5737404A (en) * | 1996-04-04 | 1998-04-07 | Motorola, Inc. | Distributed signaling system seven call handling system |
| FR2794316B1 (fr) * | 1999-05-26 | 2001-08-17 | France Telecom | Serveur de telecommunications a continuite de service |
| FR2794318B1 (fr) * | 1999-05-26 | 2001-08-17 | France Telecom | Serveur de telecommunications a repartition de liens d'echange |
| FR2794317B1 (fr) * | 1999-05-26 | 2001-08-17 | France Telecom | Serveur de telecommunications ayant des controleurs a haute capacite de traitement |
| US6778491B1 (en) | 2000-03-31 | 2004-08-17 | Alcatel | Method and system for providing redundancy for signaling link modules in a telecommunication system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5941002A (ja) * | 1982-08-31 | 1984-03-07 | Yokogawa Hokushin Electric Corp | 冗長化分散形制御装置 |
| JPS61120596A (ja) * | 1984-11-16 | 1986-06-07 | Hitachi Ltd | 電子交換機における信号制御装置 |
| JPS63273637A (ja) * | 1987-05-06 | 1988-11-10 | Agency Of Ind Science & Technol | 含フッ素芳香族共重合ポリエステル |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4499336A (en) * | 1982-10-29 | 1985-02-12 | Gte Automatic Electric Inc. | Common channel interoffice signaling system |
| DE3583177D1 (de) * | 1984-05-04 | 1991-07-18 | Siemens Ag | Verfahren und schaltungsanordnung zum herstellen von verbindungen und uebertragen von nachrichtensignalen zwischen teilnehmerstellen bzw. leitungsanschlussgruppen in einer eine ringleitungsanordnung aufweisenden fernmeldevermittlungsanlage, insbesondere einer datenvermittlungsanlage. |
| ATE71788T1 (de) * | 1986-03-12 | 1992-02-15 | Siemens Ag | Verfahren zum betrieb einer fehlergesicherten hochverfuegbaren multiprozessorzentralsteuereinheit eines vermittlungssystemes. |
-
1989
- 1989-09-23 KR KR1019890013721A patent/KR920002483B1/ko not_active Expired
-
1990
- 1990-09-21 US US07/585,994 patent/US5150405A/en not_active Expired - Lifetime
- 1990-09-21 CA CA002025950A patent/CA2025950C/en not_active Expired - Fee Related
- 1990-09-25 JP JP2254989A patent/JP2806614B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5941002A (ja) * | 1982-08-31 | 1984-03-07 | Yokogawa Hokushin Electric Corp | 冗長化分散形制御装置 |
| JPS61120596A (ja) * | 1984-11-16 | 1986-06-07 | Hitachi Ltd | 電子交換機における信号制御装置 |
| JPS63273637A (ja) * | 1987-05-06 | 1988-11-10 | Agency Of Ind Science & Technol | 含フッ素芳香族共重合ポリエステル |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920002483B1 (ko) | 1992-03-26 |
| CA2025950C (en) | 1998-05-05 |
| CA2025950A1 (en) | 1991-03-24 |
| US5150405A (en) | 1992-09-22 |
| KR910007323A (ko) | 1991-04-30 |
| JP2806614B2 (ja) | 1998-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5448723A (en) | Method and apparatus for fault tolerant connection of a computing system to local area networks | |
| US4442502A (en) | Digital information switching system | |
| KR0131339B1 (ko) | 스위칭 회로망 | |
| JPS5941031A (ja) | コンピユ−タ相互接続のためのデユアル通路バス構造 | |
| JPH0668041A (ja) | コンピュータ・システム | |
| JP2806614B2 (ja) | 信号中継器二重化構造システム | |
| EP1296246A2 (en) | System and method for the dynamic reconfiguration of interconnects | |
| US5544330A (en) | Fault tolerant interconnect topology using multiple rings | |
| US7032135B2 (en) | Equipment protection using a partial star architecture | |
| US5577096A (en) | Transmission system having stand-by line switching facility | |
| EP1377905B1 (en) | Method and apparatus for arbitrating transactions between domains in a computer system | |
| US7210069B2 (en) | Failure recovery in a multiprocessor configuration | |
| KR930000732B1 (ko) | 신호중계 시스템의 레벨 2 프로토콜 처리 장치 | |
| US7079481B2 (en) | Redundant network controller management system | |
| KR930000733B1 (ko) | 신호중계 시스템의 분리된 분산 메모리 구조를 갖는 레벨 2 프로토콜 처리장치 | |
| KR930002775B1 (ko) | 공통선 신호망 신호중계 시스템에서의 레벨 3유니트와 레벨 3-3 연결망 유니트의 병합구조 | |
| KR940002145B1 (ko) | 신호중계기 시스템의 레벨 3-3 연결망 유니트 처리장치 | |
| JP3149047B2 (ja) | 二重化データ処理装置 | |
| KR100191678B1 (ko) | 통신망 이중화를 위한 통신망 검사방법 | |
| KR970004892B1 (ko) | 통신 버스를 이중화하는 장치 | |
| JPH04101255A (ja) | バスバックアップ機構 | |
| KR920008791B1 (ko) | 유니트간의 인터럽트 처리회로를 구비한 신호 중계기 시스템 | |
| KR100241557B1 (ko) | 이중화 네트워크의 데이터 송수신 처리 방법 | |
| KR100285718B1 (ko) | 억세스망서브시스템과스위치망서브시스템간에이중화링크구조를가지는전전자교환기 | |
| JPH07104840B2 (ja) | 分散システムのバツクアツプ方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070724 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080724 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080724 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090724 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090724 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100724 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110724 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110724 Year of fee payment: 13 |