JPH03129741A - Ｍｏｓ型半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はＭＯＳ型半導体装置の製造方法に関しシリコン
・ゲートの如き自己整合プロセスのより改善された方法
およびそれに基づく新規な構造を提供することを目的と
したものである。

通常の自己整合プロセスに於ては　半導体基板上にゲー
ト絶縁膜を介して例えば多結晶シリコンのゲートパター
ンを形成し　そのゲートノくターンそのものを拡散マス
クとして不純物を導入してソース・ドレイン拡散層を形
成すも　その限　ゲート絶縁膜の上面は多結晶シリコン
に覆われているがその側面は高濃度の不純物にさらされ
る。このためゲート絶縁膜の耐圧低下がもたらされるこ
とが知られていも　これを避けるには拡散層の濃度を下
げればよい八　そうすると抵抗の増大の如き他の問題を
ひきおこす。

ソース・ドレイン方向のゲートパターンの昨すなわちゲ
ート長をＬＣとし　ソース・ドレイン拡散層の横方向ひ
ろがりをＩＪとすると、ソース・ドレイン間の実効チャ
ネル長Ｌ・１１は次式で表わされる。

Ｌ−ｔｔ＝　　Ｌｃ　−２・　ｌ　　Ｊ　　　　　　　
　　　　　　　　　　　　　（１）ＭＯＳ型電界効果ト
ランジスタの特性は実効チャネル長Ｌ・「ｔにより規定
されるのは云うまでもなく、特性を揃えるためには高精
度に実効チャネル長を形成する必要があも　そのために
（よ　出来るだけ少数の因子で実効チャネル長が決めら
れる様な構造や製造方法が好まし〜℃　式（１）ｉ戴Ｌ
・＋＋が二ヶの因子ＬＣ，ＩＪに依存している事を意味
しているｌＪ＜、１．＋を小さくすることによりその寄
与を少なくしてほとんどＬｃのみに依存する様な一因子
型にする方が良Ｌ％　　Ｌかしソース・ドレイン拡散層
を浅くすると電極配線のつき抜けが起こり、拡散層一基
板間が短絡すも　そこで、ゲート近傍に於ては浅く、電
極配線とのコンタクト形成領域では深くソース・ドレイ
ン拡散層を形成する方法がとられていも　しかしそのた
めにはフォトマスク（ガラス乾板）が１枚余分に必要で
あり、深い拡散層とゲートとの相対位置がマスク合せに
より決まるのでマスク設計上寸法に余裕を取っておかね
ばなら式　高密度化に適さなくなも これに対して従来提案されている解決法の一つに　多結
晶シリコンゲートのパターンを形成したの仮　全面に熱
酸化膜を成長せし数　多結晶シリコン上の方が単結晶基
板上よりも酸化膜が厚く成長することを利用する方法が
特開昭５２−２２４８１号に示されていも この方法は基板上の酸化膜を弗化水素溶液でエッチし除
去した時点でエツチングを停止することにより、多結晶
シリコンゲート上にのみ酸化膜を残すことが出来も　か
くしてゲートの側面を酸化膜で覆へ　ゲート直下のゲー
ト絶縁膜が高濃度不純物に直接さらされることから保護
することが出来も　しかしこの場合、ゲート側面の酸化
膜の厚み（戴　酸化膜の成長条件とエツチング条件の二
つの要因によって規定されるので精密に形成する事が困
難であも　また　多結晶シリコンの熱酸化に於て酸化膜
は成長時に膨張するの°巴　ゲート側面の酸化膜を余り
厚くするとゲート近傍に歪力が加わり好ましくな（〜　
他方薄くしたのではゲートとソース・ドレイン間の耐圧
が低く実用に供する事が出来な（１ 本発明は　ゲート絶縁膜の耐圧低下が少なくドレイン近
傍の電界強度が緩和できる。信頼性の高いＭＯＳ型半導
体装置を容易かス　高精度に製造することができ、かつ
高密Ｌ　？ＲＩ細なＭＯＳトランジスタを得る方法を提
供することを目的とする。

こうした目的を達成するたム　本発明の方法（飄半導体
基板のＭＯＳ）ランジスタ形成部にゲート絶縁膜を介し
てゲートを設けた後、上記ゲートの側面を覆う部分の上
記基板に垂直方向の膜厚がその他の部分の同膜厚よりも
厚い絶縁膜を上記Ｍ○Ｓトランジスタ形戊形成面に堆積
せし数　上記基板にほぼ垂直にエツチング材を入射せし
めて上記形成部の絶縁膜全面を垂直方向に所定量ドライ
エツチングすることにより、上記ゲートの側面を覆う部
分の絶縁膜を絶縁膜パターンとして残存させ、上記ゲー
トおよび上記絶縁膜パターンをマスクとして上記基板表
面に不純物を導入してソー入　ドレインを形成し　上記
絶縁膜パターンに隣接したソース又はドレイン上にソー
ス又はドレイン電極を形成する方法を提供するものであ
も まず、第１図にて本発明に用いるＭＯＳ型電界効果トラ
ンジスタの作成を工程順に示す。例としてＮチャネルに
ついて説明すも ＜Ａ）　ｐ型の（１００）面を有するシリコン基板の所
望の位置に　周知の選択酸化法により素子間分離用のフ
ィールド酸化膜２を形威すも　その後基板１を再び酸化
してＭＯＳトランジスタ形成部に約１０００人の厚さの
ゲート酸化Ｈ３を成長せしめる。

（Ｂ）この上から約５ｏｏｏ人の厚さの多結晶シリコン
膜４を周知の気相成長法により堆積せしム　ゲートパタ
ーンを形成するためのフォトレジストパターン５を写真
蝕刻法により形成すム （Ｃ）フォトレジストパターン５をマスクとして多結晶
シリコン４をエッチする。この隊　フレオン系のガスに
よるドライエツチングあるいは硝酸弗酸系の化学液のい
づれでも良いパ　多結晶シリコン膜４のエツチング面と
基板１の表面とのなす角が出来るだけ９０°に近くなる
様な条件を選凰　その粘気　多結晶シリコン膜４からゲ
ート４′が形成されそのゲート４′の側面４°ｂは基板
１表面に対してほぼ直角をなす如く急峻な面となんこの
後次の工程に移る前に　ゲート４′をマスクとしてゲー
ト酸化膜３を選択的に除去しても良い力ｔ　ここではそ
のまま残しておく。

（Ｄ）この上から絶縁風　例えばシリコン酸化膜６を気
相成長法により所望の膜厚を有し　図のごとくゲート側
面を覆う部分の基板に垂直方向の膜厚が同地の部分より
も厚くなる如く堆積せしめもこの胤　ゲート４′の上面
４°ａやゲート酸化膜３の如き水平面上に於ける膜厚と
ゲート側面４’ｂ上に於ける膜厚が出来るだけ異ならな
い条件を選ぶ方がよ〜　そのためには常圧の気相成長法
よりもＱ、１ｔｏｒｒ程度のガス圧で行う減圧気相成長
法の方がより適してい氏 （Ｅ）次に　基板１表面に対してほぼ垂直にエツチング
材としてエツチングガス５０を入射せしめて酸化ＩＩｌ
！６をドライエツチングにより選択的に除去すも　この
様子をゲート４°近傍のみを拡大して第２図に示してあ
も　ドライエツチングとして（よ　アルゴンイオンの如
き不活性ガスの衝突エネルギーを利用するイオン・ビー
ムエツチングやスパッタリングの如き方法と、主として
フレオン系のガスの化学反応を利用する反応性スパッタ
リングやプラズマエツチングの如き方法とがある。前者
の方法はエツチングの選択性が少なく適用対象に限定が
ありまたプラズマエツチングではガスの運動方向に指向
性がなくエツチングは等方向に進行すもこれに対して平
行な二つの電極間に試料が置かれる反応性スパッタリン
グで（友　条件により基板１の表面にほぼ垂直にエツチ
ングガスを入射せしめる事が出来かつエツチングの選択
性もあるので本発明にとって′都合が良Ｌ１　　ガスと
してフレオンＣＦ４を用ＬＸ、０．０１〜０．０３ｔｏ
ｒｒ程度のガス圧力で、電極上にテフロンを敷いた状態
で高周波電力４００Ｗのとき、酸化膜のエツチング速度
は９００人／分程度であも　この条件の様に低いガス圧
力に於てはエツチングガスはほとんど基板表面に垂直に
入射すも従っテケー）　４　’の上面４’ａおよびゲー
ト酸化膜３上に於ける酸化膜６の面６ａおよび６Ｃには
エツチングガスが垂直に入射する力ｔ　ゲート４′の側
面４’ｂとほぼ平行な傾斜面６ｂはガスの入射方向と平
行に近く、単位面積当りのガスの入射量が極めて少なく
エツチング速度が遅鶏　従って傾斜面６ｂの垂直方向へ
の後退速度が遅いので、図に於て右方へほとんど進ま哄
　表面６　ａ、６　ｂ、６　ｃの最初の形状がほぼ保た
れたまま下方へ平行移動すも　エツチング時間の推移レ
−＊　ｊ　２−＋いと共に点線で示した如くエツチング
が進行し　ゲート４″の上面４°ａに於て酸化膜６がほ
ぼ除去された時刻をｔ３とすると、　６′で示す形状に
酸化膜６が残されも　時刻ｔ３又はそれをやや超過した
時刻にドライエツチングを停止して、ゲート４゛の側面
４’ｂおよびその近傍のゲート絶縁膜３のみを覆う如き
酸化膜の微細絶縁膜パターン６°を形威すも　かくして
形成されたパターン６゛の巾Ｗはゲート側面４゛ｂ上に
おける酸化Ｍ６の厚さにほぼ等しく℃（Ｆ）この後、ゲ
ート４゛および絶縁膜パターン６°をマスクとしてイオ
ン注入法又は熱拡散法により燐又は砒素を導入してソー
ス・ドレイン拡散層７および８を形成すも　この時いづ
れの方法によるにしてＬ　拡散層７および８の横方向ひ
ろがりｌＪが酸化膜パターン６°の巾Ｗよりも大きくな
るよう接合深さを調節しておく。すなわ％　　ｌ　Ｊ　
＞　Ｗ。

しかるのぢ　ソース・ドレイン上にコンタクト電極を形
成すも 酸化膜６はゲート側面４’ｂ上に於て（よ　ゲート上面
４’ａの如き水平面上におけるよりもｌ〜２割程度薄い
爪　その比率は酸化膜の成長条件が一定であればほぼ定
まっているので、水平面上での膜厚を監視することによ
り微細パターン６′の巾Ｗを所望の値に制御することが
出来る。第１図Ｆで明らかな如く、ソース・ドレイン拡
散層７および８を形成する際に　ゲート４°の側面４’
ｂが酸化膜パターン６′により覆われているた△　ゲー
ト４゜直下に於てはゲート酸化膜３は直接高濃度不純物
にさらされな１１〜 また　微細パターン６′の巾Ｗを導入すると、式（１）
に対して、第１図の構造に於ては次の関係が得られも Ｌ−＋　２　・Ｗ＝Ｌ＊＋＋＋　２　・Ｉ　Ｊ（２）即
ム Ｌ−＋ｒ＝　Ｌｏ−２（ｌ　Ｊ−Ｗ）　　　　　　　（
２）’ここ玄　既に述べた如く、　ＩＪ＞Ｗが満たされ
ねばならなｔ、％　　そうでなければ　ゲート４″と拡
散層７．８がオフセットになり正常な特性が得られな（
１さて、式（２）′を式（１〉と比較すると、　ＩＪの
代わりに（ＩＪ−Ｗ）を代入した形になっている事が判
瓜従って、　ＩＪがＷよりわずかに大きい程度であれば
り、に比して（ＩＪ−Ｗ）が十分小さくなり、Ｌｌｒは
ほとんどｌ、ｏにのみ依存する様な一因子型でかつ高精
度になん　この事（友　高密度化又は高速化するために
ゲート長１．ｏを短かくした時に特に重要であも　とい
うのＧ＆　　その場合、　ドレイン・ソース間耐圧のみ
ならず、ＭＯＳ型電界効果トランジスタの重要な特性で
ある閾値ＶＴも実効チャネル長１、　＊　ｒ　ｔに依存
するから特に高精度にＬ・ｔｆを得る必要があるからで
あも 本発明におけるＭＯＳ）ランジスタの作成例について説
明すも　第１図Ｃの状態で、ゲート４′およびフィール
ド酸化膜２をマスクとして基板１（へ砒素Ａ１やアンチ
モンＳｂの如く拡散係数の出来るだけ小さい不純物を導
入すも　これには熱拡散法ドープトオキサイド法又はイ
オン注入法のいづれでも良いが周知の如（、高精度が必
要な場合にはイオン注入法が望ましもち　不純物濃度は
ｌＯ″〜１０１　＠　ｃ　ｍ　−Ｓ程度で、後に形成す
るソース・ドレイン拡散層よりもやや低濃度にしておく
。かくしてソース・ドレインの一部となる浅い拡散層１
３．１３’が形成されも　この状態を第２図Ａに示す。

次に第１図のり、Ｅ、Ｆの工程に従Ｌｚ　　Ｆに於てソ
ース・ドレイン拡散層７，８を燐不純物を導入して形威
すも　この昧　拡散層７．８と先に形成した浅い拡散層
１３は同一導電型の不純物を含んでいるので電気的に接
続される。拡散層７．８の横方開拡がりＩＪｌ友　　酸
化膜の微細パターン６′の巾Ｗよりも小さくなる如く拡
散条件を選本　浅い拡散層１３．１３゛もこの工程に於
ける熱処理を受けるので拡散深さが増すカミ　その不純
物の拡散係数が小さいので、ゲート４゛の下への拡がり
Ｉ’Ｊはきわめて小さ（１この状態を第２図Ｂに示す。

この場合ｌｅｒ＋は次式で表わされる。

Ｌ−ｔｔ＝　Ｌｏ−２１’Ｊ　　　　　　　　　　（３
）ここでビＪは極めて小さく出来るのＣ，Ｌ−＋＋はほ
とんどＬｏで決まも　ソー入　ドレイン拡散層７．８の
接合深さＸＪは第１図の場合と較べて浅くなる力（ＩＪ
を出来るだけＷに近づける事により、電極形成時の合金
反応を防止出来る程度に深くすることは可能であも 上記の説明に於て（よ　酸化膜６を堆積せしめる以前に
浅い拡散層１３が形成される方法によった力丈他の方法
も可能である。例えば　酸化膜６として、少くとも一部
に於て砒素を含むドープトオキサイドを用いても良（〜
　その場合、浅い拡散層１３．１３’は　ソー入　ドレ
イン拡散層７．８の形成時に同時に形成される。

また上記の説明に於てはソース　ドレイン拡散層７．８
を燐で、浅い拡散層１３を砒素やアンチモンの如く燐よ
りも拡散係数の小さい不純物で形成した力ｔ　拡散係数
には濃度依存性があり、低濃度になる程拡散係数が小さ
くなることを利用して、いずれの拡散層も同一不純物で
形成しても良〜も　その場合（戴　例えば浅い拡散層１
３の不純物濃度をｌＯＬ＠〜１０”ｃｍ−”になる如く
制御し　他方ソース・ドレイン拡散層７．８の方は１０
°〜１０”ｃｍ−”程度の高濃度にすも　例えば燐を用
いた場合、この様に濃度を変えることにより拡散係数を
４〜６倍変化させられ　従って接合深さを２倍以上変え
ることが出来も 第３図に以上の方法を利用した本発明のＭＯＳトランジ
スタの製造の一実施例を示す。

（Ａ）第１図Ｂで多結晶シリコン・４を堆積せしめた上
からさらに酸化膜の如き第１の絶縁膜１４を堆積せし奴
　その後フォトレジストパターン５を形成すも （Ｂ）レジストパターン５をマスクとして第１の絶縁膜
をエッチし　そのまま続けて又は−旦しシストパターン
５を除去して多結晶シリコン４のエツチングを行ないゲ
ート４°およびその上面を覆う第１の絶縁膜１４を形成
する。この時ゲート酸化膜３のエツチングも行ない基板
１の表面を露出せしめも （Ｃ）この眞　後で形成するソース　ドレイン拡散層と
同一導電型の不純物を含む第２の絶縁膜を全面に堆積せ
しべ　第１図り、Ｅの工程同様：、：、ゲート４゛側面
を覆う第２の絶縁膜６゛を形威すも　なお第２の絶縁膜
６°のすべてに不純物が添加されている必要はなく基板
１表面近像　すなわち膜の堆積の初肌　例えばはじめの
０．１μｂみに添加されていれば十分であも （Ｄ）次にコンタクト形成に必要な程度に高濃度のソー
ス　ドレイン拡散層７．８を形威すも　この時の熱処理
により、第２の絶縁膜６′下の領域にその膜中の不純物
が拡散されて浅い拡散層１３．１３″が形成されも　こ
の時ソース　ドレイン拡散層７，８の深さば　ゲート４
′直下の領域には達しない様に第２の絶縁膜６゛の巾Ｗ
よりやや小さくしてお（。

そうする事により第２図Ｂに示した構造と同様の構造が
得られも （Ｅ）ゲート４°へのコンタクト開孔部はソースドレイ
ン拡散層７．８からやや離れた領域に形成されるものと
して、第３図ではソース　ドレイン電極１０．１１のみ
が示してあも　ゲート４′は上面および側面に於て絶縁
ＷＡ１４°、６′に完全に覆われているたべ　この図の
如くソース　ドレイン電極１０．１１がゲート４′上へ
延在していてもゲートとソース又はドレイン間が短絡す
る事はな（＼　この実施例に於て（上　コンタクト開孔
部２０，２１の一辺が絶縁膜６′により構成されていも
　このため第１図Ｇの如く写真蝕刻法によってコンタク
ト開孔部２０，２１を形成する際のマスク合せ誤差を見
込んでおく必要がないので素子寸法がソース　ドレイン
方向に於てより短縮されも　ゲート４′へのコンタクト
形成については同様であるので素子形成に必要な基板１
の面積が減少することになり、　この実施例は半導体装
置の高密度化に特に有効であも なおゲート側面の絶縁膜６としては酸化膜のみならず窒
化膜その他の絶縁膜が適宜使用可能である。　さて、以
上のように　ソース　ドレイン拡散層７，８は電極配線
と良好なコンタクトを形成するため高濃度である力ｔ　
本発明に於てはゲートパターン側面に絶縁膜のマスクが
形成された構成になっているので、ゲート直下のゲート
絶縁膜はその高濃度不純物に直接さらされることがなり
１　　従ってゲート絶縁膜の耐圧カミ　膜本来の値に維
持されｋ　　ＭＯＳ型半導体装置に於ける故障原因の大
きな割合をゲート絶縁膜の耐圧不良が占めているので、
本発明はＭＯＳ型半導体装置の良品風　信頼性の向上に
寄与すも また本発明によれば　ゲート側面の絶縁膜パターン６′
により、ソース　ドレイン拡散層の接合深さＸＪを電極
配線とのコンタクト形成にとって望ましい程度に深く形
成しっス　ゲート直下内への横方開拡がりを十分小さく
出来も　それにより実効チャネル長Ｌ・１１はほとんど
ゲート長Ｌ０にのみ依存する構成であるので、ゲートパ
ターンを高精度に形成することにより、所望の実効チャ
ネル長が高精度で得られ４　　ＭＯＳ型半導体装置の緒
特性は実効チャネル長に依存しているので、素子間の特
性を揃えることが容易になり、設計値通りの特性が得や
すくなるので製造工程の良品率が向上する。この効果（
友　高密度化するために寸法を微細化しゲート長が短か
くなった場合に特に重要である。

さらに本発明（よ　ゲート側面の絶縁膜パターン直下近
傍に浅い拡散層を形成することにより、ゲート直下への
拡散層の拡がりをより精密に制御して、さらに高精度の
実効チャネル長形成が可能であん　しかＬ　これらの効
果をもたらしたゲート側面およびその近傍のみを覆う絶
縁膜の微細パターンの形成は自己整合的で特別のマスク
を追加することなくなされも　それも全面に絶縁膜を堆
積せしめたの−基板表面に垂直に入射するエツチングガ
スでドライエツチングを行うだけで良く、極めて簡便か
つ制御性の良い方法である。

まｔユ　ゲート側面の絶縁膜パターンの巾Ｗはその絶縁
膜の厚さにほぼ等しく形成されるので膜厚の制御により
その巾が高精度に得られる。第１図の方法の如くソース
・ドレイン拡散層の横方向への拡がりＩＪを出来るだけ
Ｗに近づける方が良い場合がある戟　その様な場合、パ
ターン巾Ｗが精度良く形成されているのでＩＪに余分な
余裕を見込む必要がなく、　（ＩＪ−Ｗ）を最小限に抑
えることが出来も さらに　本発明は高精度にゲート側面の絶縁膜パターン
を形成しておきこれを利用する事により、ソース　ドレ
イン拡散層への電極コンタクトを自己整合的に形成でき
るので、ＭＱ、、Ｓトランジスタ素子の高密度化を高精
度に達成することが可能となる。この本発明の構成では
多結晶シリコンの大巾な熱酸化を行う必要がないの玄　
熱酸化膜の成長に伴う膜の膨張による歪みの発生あるい
はゲート耐圧の低下などの従来の欠点はなＬ℃さらに　
本発明はゲート側面を覆う絶縁膜として酸化膜のみなら
ず窒化膜も用いることが出来るのでアルカリ、イオンそ
の他の外部汚染のゲート絶縁膜への浸入が防止され特性
の安定化に有効であも　さらに本発明において（表　ゲ
ート側面の上記絶縁膜パターン直下近傍に形成される拡
散層をソース・ドレインより低濃度とし　ソース・ドレ
インからゲート直下領域方向への不純物分布の傾斜をよ
り緩やかにし　ドレイン近傍の電界強度を緩和すること
により、短チャネルにおいて特に問題となるドレイン耐
圧の低下を防止する効果を生じも 以上の様に本発明は短チャネルで高密度なＭＯＳ型半導
体装置の種々の問題を解決した産業上の価値の高いもの
であム

【図面の簡単な説明】

第１図Ａ−Ｆは本発明に用いるＭＯＳトランジスタの一
例の製造工程は　第２図Ａ、Ｂは浅い拡散層を付加した
他のＭＯ５ｈランジスタの要部工程飄　第３図Ａ−Ｅは
ゲートを絶縁膜で覆った本発明の一実施例のＭＯＳトラ
ンジスタの製造工程断面図であも

Claims (2)

【特許請求の範囲】
1. （１）半導体基板のＭＯＳトランジスタ形成部にゲート
   絶縁膜を介してゲートを設けた後、上記ゲートの側面を
   覆う部分の上記基板に垂直方向の膜厚がその他の部分の
   同膜厚よりも厚い絶縁膜を上記ＭＯＳトランジスタ形成
   部全面に堆積せしめ、上記基板にほぼ垂直にエッチング
   材を入射せしめて上記形成部の絶縁膜全面を垂直方向に
   所定量ドライエッチングすることにより、上記ゲートの
   側面を覆う部分の絶縁膜を絶縁膜パターンとして残存さ
   せ、上記ゲートおよび上記絶縁膜パターンをマスクとし
   て上記基板表面に不純物を導入してソース、ドレインを
   形成し、上記絶縁膜パターンに隣接したソース又はドレ
   イン上にソース又はドレイン電極を形成することを特徴
   とするＭＯＳ型半導体装置の製造方法。
2. （２）絶縁膜を堆積させる前に、ゲートをマスクとして
   形成部にソース、ドレインと同一導電型の不純物を導入
   することを特徴とする特許請求の範囲第１項記載のＭＯ
   Ｓ型半導体装置の製造方法。