JPH03129935A - フレーム同期回路 - Google Patents
フレーム同期回路Info
- Publication number
- JPH03129935A JPH03129935A JP1267138A JP26713889A JPH03129935A JP H03129935 A JPH03129935 A JP H03129935A JP 1267138 A JP1267138 A JP 1267138A JP 26713889 A JP26713889 A JP 26713889A JP H03129935 A JPH03129935 A JP H03129935A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- frame synchronization
- gate
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、フレーム同期回路に関し、特に、フレーム
同期信号を検出するための同期保護の改善に関する。
同期信号を検出するための同期保護の改善に関する。
［従来の技術］
第２図は、従来のデジタルオーディオテープレコーダ（
以下ＤＡＴという）における再生系回路を示す回路ブロ
ック図である。第２図を参照して、この再生系回路は、
磁気テープ上に記録された信号を再生するヘッド２１と
、再生された信号を増幅する増幅器２２と、波形整形回
路２３と、波形整形された音声アナログ信号を１０ビツ
トのデジタル信号に変換するＡ／Ｄ変換器２４と、フレ
ーム同期回路３０からの出力信号ＳＯに応答して１０ビ
ツトの音声デジタル信号を８ビツトのデジタル信号に復
調する復調回路２５と、誤り訂正回路２６と、誤り訂正
されたデジタル信号をアナログ信号に変換するＤ／Ａ変
換器２７とを含む。Ｄ／Ａ変換器２７から再生された音
声信号が得られる。
以下ＤＡＴという）における再生系回路を示す回路ブロ
ック図である。第２図を参照して、この再生系回路は、
磁気テープ上に記録された信号を再生するヘッド２１と
、再生された信号を増幅する増幅器２２と、波形整形回
路２３と、波形整形された音声アナログ信号を１０ビツ
トのデジタル信号に変換するＡ／Ｄ変換器２４と、フレ
ーム同期回路３０からの出力信号ＳＯに応答して１０ビ
ツトの音声デジタル信号を８ビツトのデジタル信号に復
調する復調回路２５と、誤り訂正回路２６と、誤り訂正
されたデジタル信号をアナログ信号に変換するＤ／Ａ変
換器２７とを含む。Ｄ／Ａ変換器２７から再生された音
声信号が得られる。
フレーム同期回路３０の従来の例として、特開昭６１−
１６１０４５号公報に示された回路が知られており、こ
の回路を第３図に示す。
１６１０４５号公報に示された回路が知られており、こ
の回路を第３図に示す。
第３図は、従来のフレーム同期回路を示す回路ブロック
図である。第３図を参照して、このフレーム同期回路は
、フレーム同期検出回路２と、ゲート回路４と、カウン
タ５と、ウィンド発生回路７と、ＯＲゲート１２と、誤
り検出回路１３と、ＯＲゲート１５と、セレクタ１６と
、カウンタ８と、比較回路１７とを含む。入力端子１を
介してデジタル信号が与えられる。カウンタ５から出力
信号Ｓｏが出力される。
図である。第３図を参照して、このフレーム同期回路は
、フレーム同期検出回路２と、ゲート回路４と、カウン
タ５と、ウィンド発生回路７と、ＯＲゲート１２と、誤
り検出回路１３と、ＯＲゲート１５と、セレクタ１６と
、カウンタ８と、比較回路１７とを含む。入力端子１を
介してデジタル信号が与えられる。カウンタ５から出力
信号Ｓｏが出力される。
第４図は、第３図に示したフレーム同期回路に与えられ
るデジタル信号の構成を示すデータ構成図である。第４
図を参照して、デジタル信号は、フレーム同期信号Ｓと
、誤り検出符号Ｐと、必要なデータＤＡＴＡとからなる
。信号Ｓ、符号ＰおよびデータＤＡＴＡにより１つのフ
レームが構成される。
るデジタル信号の構成を示すデータ構成図である。第４
図を参照して、デジタル信号は、フレーム同期信号Ｓと
、誤り検出符号Ｐと、必要なデータＤＡＴＡとからなる
。信号Ｓ、符号ＰおよびデータＤＡＴＡにより１つのフ
レームが構成される。
次に、第３図に示したフレーム同期回路の動作について
説明する。まず、フレーム同期検出回路２は、入力端子
１を介して与えられたデジタル信号からフレーム同期信
号を検出し、それに応答してフレーム同期検出信号５Ｙ
ＮＣを出力する。初期状態（フレーム同期検出信号５Ｙ
ＮＣがまだ与えられていない状態）において、各カウン
タ５および８はともにフレーム同期信号と無関係に自走
している。ウィンド発生回路７はカウンタ５がらのタイ
ミング信号によって動作するので、回路７から出力され
るウィンド信号ＷＩＮＤｔ＋信号５ＹＮＣと無関係な位
置で出力される。また、このときカウンタ８のカウント
出力は設定値Ｎｏより小さいので、比較回路１７からの
信号ｗｓはＬレベルである。
説明する。まず、フレーム同期検出回路２は、入力端子
１を介して与えられたデジタル信号からフレーム同期信
号を検出し、それに応答してフレーム同期検出信号５Ｙ
ＮＣを出力する。初期状態（フレーム同期検出信号５Ｙ
ＮＣがまだ与えられていない状態）において、各カウン
タ５および８はともにフレーム同期信号と無関係に自走
している。ウィンド発生回路７はカウンタ５がらのタイ
ミング信号によって動作するので、回路７から出力され
るウィンド信号ＷＩＮＤｔ＋信号５ＹＮＣと無関係な位
置で出力される。また、このときカウンタ８のカウント
出力は設定値Ｎｏより小さいので、比較回路１７からの
信号ｗｓはＬレベルである。
ＯＲゲート１２は、比較回路１７からのＬレベルの信号
ＷＳとウィンド発生回路７からのウィンド信号ＷＩＮＤ
の論理和をとる。したがって、ゲート回路４へはウィン
ド発生回路７がらのウィンド信号ＷＩＮＤがそのまま与
えられる。その結果、この状態においては、ゲート回路
４は同期検出信号５ＹＮＣを通過させず、ゲート抜出し
フレーム同期検出信号ＧＳＹＮＣは出力されない。
ＷＳとウィンド発生回路７からのウィンド信号ＷＩＮＤ
の論理和をとる。したがって、ゲート回路４へはウィン
ド発生回路７がらのウィンド信号ＷＩＮＤがそのまま与
えられる。その結果、この状態においては、ゲート回路
４は同期検出信号５ＹＮＣを通過させず、ゲート抜出し
フレーム同期検出信号ＧＳＹＮＣは出力されない。
一方、誤り検出回路１３はカウンタ５がらのタイミング
信号に応答して動作するので、誤り判定結果を示す出力
信号ＥＲＲは当然に「誤り」を示す。比較回路１７から
の出力信号ＷＳがＬレベルの間、セレクタ１６はＯＲゲ
ート１５の出力を選択的に出力する。ＯＲゲート１５は
誤り検出回路１３の誤り判定結果ＥＲＲが「正しい」と
いうこととゲート抜出しフレーム同期検出信号ＧＳＹＮ
Ｃが現われたこととの論理和を出力し、カウンタ８へ与
える。したがって、初期状態においては、カウンタ８の
カウントがクリアされず、カウンタ８におけるカウント
数がそのまま増加する。カウンタ８の計数値が設定値Ｎ
ｏを越えると比較回路１７からの出力信号ＷＳがＨレベ
ルとなるので、ＯＲゲート１２の出力もＨレベルとなり
、またセレクタ１６は誤り検出回路１３からの誤り判定
結果ＥＲＲを選択的に出力する。その結果、フレーム同
期検出信号５ＹＮＣはそのままゲート回路４を通過して
ゲート抜出しフレーム同期検出信号ＧＳＹＮＣとなる。
信号に応答して動作するので、誤り判定結果を示す出力
信号ＥＲＲは当然に「誤り」を示す。比較回路１７から
の出力信号ＷＳがＬレベルの間、セレクタ１６はＯＲゲ
ート１５の出力を選択的に出力する。ＯＲゲート１５は
誤り検出回路１３の誤り判定結果ＥＲＲが「正しい」と
いうこととゲート抜出しフレーム同期検出信号ＧＳＹＮ
Ｃが現われたこととの論理和を出力し、カウンタ８へ与
える。したがって、初期状態においては、カウンタ８の
カウントがクリアされず、カウンタ８におけるカウント
数がそのまま増加する。カウンタ８の計数値が設定値Ｎ
ｏを越えると比較回路１７からの出力信号ＷＳがＨレベ
ルとなるので、ＯＲゲート１２の出力もＨレベルとなり
、またセレクタ１６は誤り検出回路１３からの誤り判定
結果ＥＲＲを選択的に出力する。その結果、フレーム同
期検出信号５ＹＮＣはそのままゲート回路４を通過して
ゲート抜出しフレーム同期検出信号ＧＳＹＮＣとなる。
このときゲート抜出しフレーム同期信号ＧＳＹＮＣが誤
って検出されたものである場合、カウンタ５は正常なタ
イミングで動作しておらず、しかも誤り検出回路１３も
正常なタイミングで動作していないので、誤り検出回路
１３からの誤り判定結果ＥＲＲは「誤り」を示す。比較
回路からの出力信号ＷＳはＨレベルであるので、セレク
タ１６は誤り検出回路からの誤り判定結果ＥＲＲのみを
選択して出力するので、カウンタ８はリセットされずカ
ウント動作を続ける。
って検出されたものである場合、カウンタ５は正常なタ
イミングで動作しておらず、しかも誤り検出回路１３も
正常なタイミングで動作していないので、誤り検出回路
１３からの誤り判定結果ＥＲＲは「誤り」を示す。比較
回路からの出力信号ＷＳはＨレベルであるので、セレク
タ１６は誤り検出回路からの誤り判定結果ＥＲＲのみを
選択して出力するので、カウンタ８はリセットされずカ
ウント動作を続ける。
但しゲート抜出しフレーム同期検出信号ＧＳＹＮＣが検
出された場合、カウンタ５は正常なタイミングで動作し
、これに応答して誤り検出回路１３も正常なタイミング
で動作する。したがって、誤り検出回路１３は誤り判定
結果ＥＲＲｒ正しい」という信号を出力する。これに応
答して、カウンタ８はリセットされ、そのカウント値が
設定値ＮＯより小さくなり、比較回路１７からの出力信
号ＷＳはＬレベルとなり、セレクタ１６はＯＲゲート１
５の出力を選択し、かつゲート回路４はウィンド発生回
路７からのウィンド信号ＷＩＮＤに同期してフレーム同
期信号５ＹＮＣを検出する。この結果、本来の正常なフ
レーム同期信号以外の誤って検出された信号を排除する
。
出された場合、カウンタ５は正常なタイミングで動作し
、これに応答して誤り検出回路１３も正常なタイミング
で動作する。したがって、誤り検出回路１３は誤り判定
結果ＥＲＲｒ正しい」という信号を出力する。これに応
答して、カウンタ８はリセットされ、そのカウント値が
設定値ＮＯより小さくなり、比較回路１７からの出力信
号ＷＳはＬレベルとなり、セレクタ１６はＯＲゲート１
５の出力を選択し、かつゲート回路４はウィンド発生回
路７からのウィンド信号ＷＩＮＤに同期してフレーム同
期信号５ＹＮＣを検出する。この結果、本来の正常なフ
レーム同期信号以外の誤って検出された信号を排除する
。
すなわち、カウンタ８におけるカウント数が設定値ＮＯ
を越えない場合については、誤り検出回路１３からの誤
り判定結果ＥＲＲが「誤り」を示すこととゲート抜出し
フレーム同期検出信号ＧＳＹＮＣの欠損（フレーム同期
検出信号５ＹＮＣが本来現われるべき場所に現われない
場合）とが同時に連続して起こらない限り同期は保持さ
れているとして扱う。また、連続して起こったならば、
ウィンド発生回路７からのウィンド信号ＷＩＮＤを無視
しく比較回路１７からはＨの信号ＷＳが出力されている
）、フレーム同期検出信号５ＹＮＣをそのままゲート抜
出しフレーム同期検出信号ＧＳＹＮＣとして、誤り検出
回路１３からの誤り検出結果ＥＲＲのみを同期に引込む
ようにしている。
を越えない場合については、誤り検出回路１３からの誤
り判定結果ＥＲＲが「誤り」を示すこととゲート抜出し
フレーム同期検出信号ＧＳＹＮＣの欠損（フレーム同期
検出信号５ＹＮＣが本来現われるべき場所に現われない
場合）とが同時に連続して起こらない限り同期は保持さ
れているとして扱う。また、連続して起こったならば、
ウィンド発生回路７からのウィンド信号ＷＩＮＤを無視
しく比較回路１７からはＨの信号ＷＳが出力されている
）、フレーム同期検出信号５ＹＮＣをそのままゲート抜
出しフレーム同期検出信号ＧＳＹＮＣとして、誤り検出
回路１３からの誤り検出結果ＥＲＲのみを同期に引込む
ようにしている。
［発明が解決しようとする課題］
従来のフレーム同期回路は以上のように構成されている
ので、入力されるデジタル信号の品質が劣化した場合に
おいても誤ってフレーム同期検出信号５ＹＮＣを検出す
ることを極力少なくすることができる。しかしながら、
回転ヘッド式ＤＡＴにおいてテープを高速で走行させた
場合、たとえば高速サーチのような特殊モードでは、再
生デジタル信号中の同期信号に周期的な信号の乱れが生
じる。従来のフレーム同期回路では、前述のように周期
的な同期信号が入力されることを前提として構成されて
いるので、高速サーチにおける非周期的に人力される同
期信号に対応できない。
ので、入力されるデジタル信号の品質が劣化した場合に
おいても誤ってフレーム同期検出信号５ＹＮＣを検出す
ることを極力少なくすることができる。しかしながら、
回転ヘッド式ＤＡＴにおいてテープを高速で走行させた
場合、たとえば高速サーチのような特殊モードでは、再
生デジタル信号中の同期信号に周期的な信号の乱れが生
じる。従来のフレーム同期回路では、前述のように周期
的な同期信号が入力されることを前提として構成されて
いるので、高速サーチにおける非周期的に人力される同
期信号に対応できない。
この発明は、上記のような課題を解決するためになされ
たもので、使用されるモードに応じて適宜に同期保護を
制御することが可能なフレーム同期回路を得ることを目
的とする。
たもので、使用されるモードに応じて適宜に同期保護を
制御することが可能なフレーム同期回路を得ることを目
的とする。
〔課題を解決するための手段］
この発明に係るフレーム同期回路は、入力デジタル信号
に含まれるフレーム同期信号に応答して同期検出信号を
出力する同期検出手段と、同期検出手段に応答して予め
定められた時間間隔で同期検出信号を選択的に抽出する
抽出手段と、外部的に指定される特定モードにおいて抽
出手段を不能化させる不能化手段とを含む。
に含まれるフレーム同期信号に応答して同期検出信号を
出力する同期検出手段と、同期検出手段に応答して予め
定められた時間間隔で同期検出信号を選択的に抽出する
抽出手段と、外部的に指定される特定モードにおいて抽
出手段を不能化させる不能化手段とを含む。
［作用］
この発明におけるフレーム同期回路では、外部的に指定
される特定モードにおいて抽出手段が不能化手段により
不能化されるので、特定モードにおいてのみ同期保護が
解除される。
される特定モードにおいて抽出手段が不能化手段により
不能化されるので、特定モードにおいてのみ同期保護が
解除される。
［発明の実施例］
第１図は、この発明の一実施例を示すフレーム同期回路
の回路ブロック図である。第１図を参照して、第３図に
示した従来の回路と比較して異なる点は、特定のモード
を指定するためのモード選択スイッチ１８が設けられて
いることである。ＯＲゲート１２はスイッチ１８からの
信号を受けるように接続される。スイッチ１８を操作す
ることにより、高速サーチモードにおいてＨレベルの信
号が、通常の再生モードにおいてＬレベルの信号がそれ
ぞれＯＲゲート１２に与えられる。他の回路については
、第３図に示した回路と同様であるので説明を省略する
。
の回路ブロック図である。第１図を参照して、第３図に
示した従来の回路と比較して異なる点は、特定のモード
を指定するためのモード選択スイッチ１８が設けられて
いることである。ＯＲゲート１２はスイッチ１８からの
信号を受けるように接続される。スイッチ１８を操作す
ることにより、高速サーチモードにおいてＨレベルの信
号が、通常の再生モードにおいてＬレベルの信号がそれ
ぞれＯＲゲート１２に与えられる。他の回路については
、第３図に示した回路と同様であるので説明を省略する
。
次に、動作について説明する。まず、通常の再生モード
では、スイッチ１８が端子す側に接続され、Ｌレベルの
信号がＯＲゲート１２に与えられる。したがって、この
モードにおける動作は、第３図に示した従来の回路と同
様である。すなわち、同期が確立しているときにウィン
ド発生回路７から出力されるウィンド信号ＷＩＮＤに応
答してゲート回路４の制御が行なわれ、同期引込み時に
比較回路１７からの出力信号ＷＳに応答してゲート回路
４の制御が行なわれる。
では、スイッチ１８が端子す側に接続され、Ｌレベルの
信号がＯＲゲート１２に与えられる。したがって、この
モードにおける動作は、第３図に示した従来の回路と同
様である。すなわち、同期が確立しているときにウィン
ド発生回路７から出力されるウィンド信号ＷＩＮＤに応
答してゲート回路４の制御が行なわれ、同期引込み時に
比較回路１７からの出力信号ＷＳに応答してゲート回路
４の制御が行なわれる。
高速サーチモードにおいて、スイッチ１８が端子ａ側に
接続され、したがってＨレベルの信号がＯＲゲート１２
に与えられる。その結果、ＯＲゲート１２が常にＨレベ
ルの信号をゲート回路４に与えるので、ゲート回路４は
フレーム同期検出回路２から出力されたフレーム同期検
出信号５ＹＮＣをそのままゲート抜出しフレーム同期検
出信号ＧＳＹＮＣとして出力する。すなわち、ウィンド
発生回路７から出力されるウィンド信号ＷＩＮＤおよび
比較回路１７から出力される信号ＷＳによるゲート回路
４の制御が行なわれなくなる。したがって、カウンタ５
がフレーム同期検出信号ＳＹＮＣに応答して制御される
ので、高速サーチにおいて断続的なデジタル信号の欠落
によりフレーム同期が外れてしまっても、デジタル信号
が現われればすぐに同期引込み動作に入る。したがって
、従来の回路では設定値Ｎｏに達するまでにデータの欠
落が生じていたが、第１図に示したフレーム同期回路で
はこの欠落が防がれる。
接続され、したがってＨレベルの信号がＯＲゲート１２
に与えられる。その結果、ＯＲゲート１２が常にＨレベ
ルの信号をゲート回路４に与えるので、ゲート回路４は
フレーム同期検出回路２から出力されたフレーム同期検
出信号５ＹＮＣをそのままゲート抜出しフレーム同期検
出信号ＧＳＹＮＣとして出力する。すなわち、ウィンド
発生回路７から出力されるウィンド信号ＷＩＮＤおよび
比較回路１７から出力される信号ＷＳによるゲート回路
４の制御が行なわれなくなる。したがって、カウンタ５
がフレーム同期検出信号ＳＹＮＣに応答して制御される
ので、高速サーチにおいて断続的なデジタル信号の欠落
によりフレーム同期が外れてしまっても、デジタル信号
が現われればすぐに同期引込み動作に入る。したがって
、従来の回路では設定値Ｎｏに達するまでにデータの欠
落が生じていたが、第１図に示したフレーム同期回路で
はこの欠落が防がれる。
なお、上記の実施例ではＯＲゲート１２の入力信号を制
御しているが、比較回路１７に与えられる設定値Ｎｏを
モードに応じて制御することによっても同様の効果を得
ることができる。
御しているが、比較回路１７に与えられる設定値Ｎｏを
モードに応じて制御することによっても同様の効果を得
ることができる。
［発明の効果］
以上のように、この発明によれば、外部的に指定された
特定モードにおいて予め定められた時間間隔での同期検
出信号の抽出が行なわれなくなるので、使用されるモー
ドに応じて適宜に同期保護をかけることができるフレー
ム同期回路が得られた。
特定モードにおいて予め定められた時間間隔での同期検
出信号の抽出が行なわれなくなるので、使用されるモー
ドに応じて適宜に同期保護をかけることができるフレー
ム同期回路が得られた。
第１図は、この発明の一実施例を示すフレーム同期回路
の回路ブロック図である。第２図は、従来のＤＡＴの再
生系回路を示す回路ブロック図である。第３図は、従来
のフレーム同期回路を示す回路ブロック図である。第４
図は、第１図および第３図に示したフレーム同期回路に
与えられるデジタル信号の構成を示すデータ構成図であ
る。 図において、２はフレーム同期検出回路、４はゲート回
路、５はカウンタ、７はウィンド発生回路、１２はＯＲ
ゲート、１８はモード選択スイッチである。
の回路ブロック図である。第２図は、従来のＤＡＴの再
生系回路を示す回路ブロック図である。第３図は、従来
のフレーム同期回路を示す回路ブロック図である。第４
図は、第１図および第３図に示したフレーム同期回路に
与えられるデジタル信号の構成を示すデータ構成図であ
る。 図において、２はフレーム同期検出回路、４はゲート回
路、５はカウンタ、７はウィンド発生回路、１２はＯＲ
ゲート、１８はモード選択スイッチである。
Claims (1)
- 【特許請求の範囲】 予め定められた位置にフレーム同期信号および誤り検出
符号が挿入されたデジタル信号のフレーム同期をとるた
めの回路であって、 前記デジタル信号に含まれるフレーム同期信号に応答し
て同期検出信号を出力する同期検出手段と、 前記同期検出手段に接続され、同期検出信号に応答して
予め定められた時間間隔で同期検出信号を選択的に抽出
する抽出手段と、 外部的に指定される特定モードにおいて前記抽出手段を
不能化させる不能化手段とを含む、フレーム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1267138A JP2736448B2 (ja) | 1989-10-14 | 1989-10-14 | フレーム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1267138A JP2736448B2 (ja) | 1989-10-14 | 1989-10-14 | フレーム同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03129935A true JPH03129935A (ja) | 1991-06-03 |
| JP2736448B2 JP2736448B2 (ja) | 1998-04-02 |
Family
ID=17440611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1267138A Expired - Lifetime JP2736448B2 (ja) | 1989-10-14 | 1989-10-14 | フレーム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2736448B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5950644A (ja) * | 1982-09-16 | 1984-03-23 | Toshiba Corp | 同期信号保護装置 |
| JPS61161045A (ja) * | 1985-01-08 | 1986-07-21 | Mitsubishi Electric Corp | フレ−ム同期回路 |
| JPS61245732A (ja) * | 1985-04-24 | 1986-11-01 | Mitsubishi Electric Corp | フレ−ム同期回路 |
-
1989
- 1989-10-14 JP JP1267138A patent/JP2736448B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5950644A (ja) * | 1982-09-16 | 1984-03-23 | Toshiba Corp | 同期信号保護装置 |
| JPS61161045A (ja) * | 1985-01-08 | 1986-07-21 | Mitsubishi Electric Corp | フレ−ム同期回路 |
| JPS61245732A (ja) * | 1985-04-24 | 1986-11-01 | Mitsubishi Electric Corp | フレ−ム同期回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2736448B2 (ja) | 1998-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4786985A (en) | Method and apparatus for extracting binary signals included in vertical blanking intervals of video signals | |
| GB2085260A (en) | Synchronizing signal detection protective circuit | |
| JPH03129935A (ja) | フレーム同期回路 | |
| EP0336624B1 (en) | Data reproducing apparatus | |
| JP3789493B2 (ja) | 回転ヘッド型磁気記録装置及び記録方法 | |
| JP2614616B2 (ja) | 画像再生装置 | |
| JP3271073B2 (ja) | 磁気再生装置 | |
| KR0179114B1 (ko) | 다중재생 모드를 갖는 디브이씨알의 재생방법 | |
| JP2944131B2 (ja) | ビデオ記録再生装置 | |
| JP2637089B2 (ja) | デイジタルｖｔｒの信号処理方式 | |
| JP2616624B2 (ja) | タイムコード読み取り装置 | |
| JP3598838B2 (ja) | データ読み取り装置 | |
| JPS58119287A (ja) | パイロツトバ−スト除去指令信号発生回路 | |
| JP4336594B2 (ja) | 再生装置 | |
| JP3534600B2 (ja) | デジタル信号記録再生装置 | |
| KR0148183B1 (ko) | Sd-vcr의 iti섹터 신호검출방법 및 그 장치 | |
| JPH0431213B2 (ja) | ||
| JPH0528539B2 (ja) | ||
| JPH06195875A (ja) | 再生装置 | |
| JPH073717B2 (ja) | Ａｔｆ制御回路 | |
| JPS63100690A (ja) | 記録再生装置 | |
| JPH0431212B2 (ja) | ||
| JPH0795445A (ja) | 同期信号検出方法 | |
| JPH05176346A (ja) | 信号切り換え装置 | |
| JPH0746477B2 (ja) | 同期回路 |