JPH03130837A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータに関し、特に三値入力回
路のテストモード設定回路を有するマイクロコンピュー
タに関する。

〔従来の技術〕

第３図に示すようにマイクロコンピュータ１゜には、Ｃ
ＭＯ３論理回路が広く用いられている。

また、内蔵するテスト回路５を動作させるためのテスト
モード設定信号Ｓｔを発生するために高電圧信号■８を
含む三値入力信号Ｓ３を入力する三値入力回路８を有し
ている。

第４図は第３図の三値入力回路の一例であり、三値入力
端子Ｔ、にソースとゲートが接続されるＮチャネルＭＯ
８）ランジスタＱ０と共通ゲートＣＧがＶＤＤ電源に接
続しかつ中点Ｍからテストモード設定信号ＳＴを出力す
る０ＭＯ３）ランジスタとＡ点を介して直列接続して構
成されている。

この三値入力回路８は、入力端子Ｔ１にテストモードに
切換えるための高電圧信号Ｖ、Ｉが入力信号Ｓ、として
入力されると中点Ｍの電位のテストモード設定信号ＳＴ
がＨ”レベルに、また入力信号Ｓ、が接地電位から電源
電圧ＶＤＤの間であると中点Ｍの電位はＩ、　Ｉ＋レベ
ルになる。

ここでテストモード設定信号Ｓアが“Ｈ”レベルである
ためには、入力信号Ｓ、が高電圧信号■、のとき、Ｎチ
ャネルＭＯ３）ランジスタＱ７のしきい値電圧をＶＴＮ
とするとそのドレインＡの電位がＶ　ＴＮ　＜　（Ｖ　
ＨＶ　ＴＮ　）の関係を満足する場合にトランジスタＱ
、、がＯＮする。

そして、ドレインＡの電位が（ＶＤＤ＋ｌ　Ｖア、１）
＜　（Ｖ）Ｉ　ＶＴＮ）の関係な満足する場合にＣＭＯ
Ｓトランジスタはオンし、中点Ｍの電位はＣＭＯＳを構
成する両トランジスタＱ、及びＱ７のオン抵抗の比で決
定されてＨ”レベルにできる様に設定されている。

〔発明が解決しようとする課題〕

上述したマイクロコンピュータは、三値入力回路を用い
て三値入力信号を電流電圧より高くしてテストモードの
切換え設定をしているので、通常の動作中、三値入力端
子に電源電圧よりも高い電圧のサージ電圧が印加される
場合に、テストモード設定の誤動作をするという欠点が
あった。

すなわち第４図において、入力端子Ｔ、に高電圧信号■
□以上のサージ電圧ノイズが入力されると、テストモー
ドに切換ってしまうので、ユーザの使用中にテスト回路
が誤って動作し、ユーザの要求する回路動作を行うこと
ができなくなるといった欠点があった。

本発明の目的は、高電圧ノイズによるテストモード設定
の誤動作のないマイクロコンピュータを提供することに
ある。

〔課題を解決するための手段〕

本発明のテスト回路は、フログラム可能型ＲＯＭと、低
電圧の論理信号及び高電圧信号を含む三値入力信号を入
力して前記高電圧信号を受けた場合に内部のテスト回路
にテストモード設定信号を供給する三値入力回路とを有
するマイクロコンピュータにおいて、前記プログラム可
能型ＲＯＭにモード状態の読出用のモードセルを設け、
テストモード設定の場合に前記モードセルから読出され
たモード判定信号と前記テストモード設定信号との論理
積信号をテストモード決定信号として前記テスト回路に
供給するテストモード判定回路を設けて構成されている
。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図、第２図は第１
図のブロックの動作を説明するための三値入力信号とテ
ストモードセルデータとモード状態を示す図である。

マイクロコンピュータｌは、第３図のＦＲＯＭ３、にモ
ードセルＣユ、を設け、そのデータ状態に対応するモー
ド判定信号Ｓユ、とテストモード設定信号Ｓｒとを入力
してテストモード決定信号Ｓ、を出力するテストモード
判定回路２を付加したことが累る点以外は、従来のマイ
クロコンピュータ１゜と同様である。

次に、ブロックの動作を説明する。

通常、マイクロコンピュータのプログラムを実行する際
は、最初回路全体を初期化するが、本実施例では、リセ
ット端子ＴＲに°′Ｈ”レベルのリセット信号ＳＲを入
力して初期化を行う。

リセット信号ＳＲとしてＨ”レベルが入力すれると、ア
ドレスバス４とＦＲＯＭ３の間に挿入されているＸデコ
ーダ、Ｙデコーダの出力信号を入力する他の論理ゲート
は全て“Ｌ”レベルを出力する。

従ってリセット時には、ＦＲＯＭ３のうちの所定のモー
ドセルｃｈ＋が選択される。

ここで、選択されたモードセルＣユ、のデータ状態に対
応して出力するモード判定信号Ｓユ、は、センスアンプ
を介してテストモード判定回路２のう、子回路６に入力
する。

次に初期化を終了し、リセット端子Ｔ３が“Ｌ”レベル
になると、ラッチ回路６は、モード判定信号ＳＭの値を
保持し、三値入力端子Ｔ１に入力された入力信号Ｓ、は
、三値入力回路８を経由してテストモード設定信号ＳＴ
となりラッチ回路６の出力するラッチ信号ＳＬと、ＡＮ
Ｄゲート７を通り、テスト回路５を制御するテストモー
ド決定信号Ｓ、な作っている。

第２図は第１図のブロックの動作を説明するための各部
の論理状態図である。

モード判定信号Ｓ４が“Ｈ”レベル、すなわちセルＣＭ
にデータＤが書き込れていない「消去」状態の時に、三
値入力信号Ｓ、が高電圧信号ＶＭならば、ＡＮＤゲート
７が′Ｈ′′のテストモード決定信号Ｓｌを出力し、テ
スト回路５がテストモードに設定される様に回路構成さ
れている。

また、モードセルｃｈ＋に通常のデータが書込まれてい
る状態では、モード判定信号Ｓユ、は“Ｌ″レベルなり
ラッチ信号ＳＬが“Ｌ°゛レベルとなる。

初期化が終了し、リセット信号ＳＲが“Ｌ”　レベルに
なると、ラッチ信号ＳＬはＩＩ　Ｌ　１１　レベルを保
持するので、仮に高圧ノイズで三値入力信号Ｓ、が高電
圧信号Ｖ）ｌになってもＡＮＤゲート７のテストモード
決定信号Ｓ、が“Ｌ”となって、テスト回路５がテスト
モードに入ることができない。

すなわち、通常動作としてマイクロコンピュータｌのＦ
ＲＯＭ３のモードセルＣＸ、に通常データが書込れてい
る通常モードの状態では、仮に高圧ノイズが三値入力端
子Ｔ、が印加されても誤ってテストモードに入ることは
ない。

そのため、拡散条件又は、温度変化、入力高圧ノイズに
よって発生するテスト回路モード不良といった不具合を
なくす事ができるので、製造費用を削減する事ができる
効果がある。

又、ユーザにテストモードを開放したくない場合、セル
ＣＸｌに何かのデータを書込む事によって実現できる効
果もある。

〔発明の効果〕

以上説明した様に本発明は、テストモードな決定する情
報をＦＲＯＭの一部にデータとして書き込んでいるため
、使用中に外来のサージノイズ等でテストモードに切換
る誤動作が防止できる。

４、

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図のブロックの動作を説明するための各部の論理状態図
、第３図は従来のマイクロコンピュータの一例のブロッ
ク図、第４図は第３図の三値入力回路の回路図、第５図
は第４図の三値入力回路の動作を説明するための入力信
号とモードの特性図である。 ｌ・・・・・・マイクロフンピユータ、２・・・・・・
テストモード判定回路、３・・・・・・ＰＲＯＭ、５・
・・・・・テスト回路、６・・・・・・ラッチ回路、８
・・・・・・三値入力回路、ＣＸ、・・・・・・モード
セル、Ｓ、・・・・・・三値入力信号、Ｓｔ、・・・・
・・ラッチ信号、Ｓユ、・・・・・・モード判定信号、
Ｓア・・・・・・テストモード設定信号、Ｓ、・・・・
・・テストモード決定信号、■８・・・・・・高電圧信
号。

Claims (1)

【特許請求の範囲】
1. プログラム可能型ＲＯＭと、低電圧の論理信号及び高電
   圧信号を含む三値入力信号を入力して前記高電圧信号を
   受けた場合に内部のテスト回路にテストモード設定信号
   を供給する三値入力回路とを有するマイクロコンピュー
   タにおいて、前記プログラム可能型ＲＯＭにモード状態
   の読出用のモードセルを設け、テストモード設定の場合
   に前記モードセルから読出されたモード判定信号と前記
   テストモード設定信号との論理積信号をテストモード決
   定信号として前記テスト回路に供給するテストモード判
   定回路を設けたことを特徴とするマイクロコンピュータ
   。