JPH03134577A - テスト容易化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概　要］ 自動合成によって生成される同期化順序回路のテスト用
回路に関し、 回路動作を試験するためのテストパターンの生成を容易
にすることを目的とし、 テスト用入力により活性化され、回路の初期状態から或
る未定義状態への遷移と総ての未定義状態を鎮状につな
ぐ遷移を行なう回路と、前記、記憶素子部の出力を入力
と成し該記憶素子部の状態が未定義状態であるか否がを
判定して、その結果を出力する回路とを具備することに
より構成する。

［産業上の利用分野］ 本発明は同期式順序回路のテスト容易化に関する。

組合せ回路の自動合成技術はすでに実用レベルに達して
おり、順序回路に関しても実用化を目指して多くの研究
がなされている。これらの順序回路自動合成の中で最も
実用レベルに近いものが、状態遷移記述を出発点とした
同期式順序回路の自動合成技術である。

このような自動合成技術の進歩は設計者の負担を軽減す
るために大きな貢献を果たしているが、合成された回路
をテストするパターンの作成が問題となる。

すなわち、従来は、人手で設計した回路についてテスト
パターンの自動生成プログラムで回路内の故障を大部分
検出できるようにし、残った部分については人手でパタ
ーンを生成していた。

この場合は設計者が回路の構成を熟知しているため、手
間はかかるものの人手によるパターン生成が十分可能で
あった。

ところが、回路が自動生成されるようになると設計者は
回路の中身を理解できなくなり、パターン生成が極めて
困難となる。

このため、自動合成で生成された回路に対しては、付加
回路を組み込んでテスト容易性を高めるテスト容易化設
計への必要性が高まってくる。

［従来の技術］ テスト容易化設計の本質は、回路内の信号の値を外部端
子から観測・制御可能にすることである。様々なテスト
容易化設計方式が提案されているが、最も広く利用され
ている方式はスキャン設計である。

スキャン設計とは、回路内の記憶素子をすべて特殊なシ
フトレジスタで構成することによって、記憶素子の内容
を順次シフトすることにより外部に取り出して、読み出
したり、または所望のデータをシフト機能により、記憶
素子にセットするもので、回路内のすべての記憶素子の
内容を外部から観測・制御できるようにしたものである
。

これにより順序回路のテスト問題が組合せ回路の問題に
帰着され、テスト容易性が大幅に向上する。スキャン設
計の効果としてテストパターン生成時間が１／２〜１／
４に、テストパターン数が２７３〜１／３に減少すると
いう報告が得られている。

このような利点から、近年多くの設計例としてスキャン
設計が採用されている。

［発明が解決しようとする課題］ 第５図は、順序回路のモデルである。回路は数字群５１
で示す組合せ回路部と数字群５２で示す記憶素子部（以
下フリップ７０ツブとも言う）とに分離され、外部人出
力は組合せ回路部５１にのみ接続される。

このような回路を自動合成する際に、人間が入力として
与えるものとして、第６図に示すような状態遷移記述が
ある。すなわち、第６図（ａ）は状態遷移の例を示して
おり、（ｂ）はこの場合の状態遷移記述を示している。

またＳＴＯ〜ＳＴ４はそれぞれ状態を表わしている。

状態遷移記述は、このように、入力部、遷移元状態部、
遷移先状態部、出力部の４個のエントリからなる状態遷
移が多数並べられたものである。

この記述から第５図のような回路を合成するには、まず
、各状態にビットパターンを割り当てて、第５図の７リ
ツプフロツプと状態を対応付ける。

これにより、状態遷移記述は第７図に示すような入力ビ
ットパターンと出力ビツトパターンの対になるため、こ
れを論理式と見て第８図に示す流れ図のような制御に従
って回路を合成する。

このようにして生成された回路のテストパターンを生成
する際に問題となるのは、状態遷移記述に記載されてい
ない状態の存在である。

一般に、状態数がｎ個あるとすると、必要となるフリッ
プフロップの数Ｎはｒ　Ｉｏｇ、ｎ　Ｊとなる。ところ
が、Ｎ個のフリップフロップで表わすことのできる状態
数は２’（≧ｎ）であるため、実際には状態遷移記述に
現われてこない状態「未定義状態」が存在し得る。

例えば第６図では状態数が５　（ＳＴＯ〜５Ｔ４）であ
るから、フリップフロップは最低３個必要である。これ
に第７図の状態割り当てを行なうと、１０１．　１１０
．　１１１で表わされる３個の状態が未定義状態となる
。

正常な動作では、このような未定義状態は現われないが
、回路素子の故障等によって遷移する。

しかし、未定義状態に関する状態遷移は状態遷移記述に
現われないため、未定義状態に遷移する状態はなく、未
定義状態から遷移する状態は回路合成結果に依存するの
で予測ができない。

従って、未定義状態にあるときだけ検出可能な故障のテ
ストパターンを求めることは極めて難しくなる。

この問題は基本的にスキャン設計を導入することによっ
て解決可能である。しかし、スキャン設計は、付加回路
による回路規模の増大、並びにテスト時間の増大という
問題点を有している。

本発明はこのような従来の問題点に鑑み、仕様を状態遷
移記述の形で与えられた同期式順序回路において、少な
い付加回路量でテストパターン生成を容易にすることの
可能な手段を提供することを目的としている。

［課題を解決するための手段］ 本発明によれば、上述の目的は、以下に述べる手段によ
り達成される。

第１図は本発明の詳細な説明する図であって、ｌは組合
せ回路部、２は記憶素子部（フリップフロップ）を表わ
しており、これらは第５図において数字群５１．５２で
示したものと同様である。

一方、同図中３は付加回路量で回路の初期状態からある
未定義状態への遷移並びに総ての未定義状態を鎖状につ
なぐ遷移を実現する回路である。

この回路はテスト用入力４により活性化される。同図中
５は付加回路Ｂで７リツプフロツプ２の出力を入力とし
て持ち、フリップフロップ２で表現される状態が未定義
状態であるかどうかを判定して結果を外部出力端子へ送
る回路である。

これにより、回路内の故障の影響により正常な状態遷移
が行なわれず、未定義状態へ遷移してしまうような動作
が行なわれたとき、即座に故障の存在を指摘できる。ま
た、未定義状態への遷移を実現することで、未定義状態
でのみ検出可能な故障を容易に検出できるようになる。

このように、本付加回路により回路のテスト容易性が大
きく向上する。

［作　用］ 対象回路において、未定義状態に相当するフリップフロ
ップの値の組み合わせは状態割当ての段階で決定する。

従って、前項［課題を解決するための手段］で述べた付
加回路を実現するには、元々与えられた状態遷移記述に
更に以下の状態遷移を付は加える。

一通常の入力値：　ｄｏｎ’　ｔ　ｃａｒｅ−テスト用
入力値＝１ 一遷移元状態：未定義状態（最初のみ初期状側 遷移先状態：別の未定義状態 通常の出力値：　ｄｏｎ’　ｔ　ｃａｒｅ未定義状態検
出出力値＝１ また、通常の状態遷移に対してはテスト用入力値をｄｏ
ｎ’ｔ　ｃａｒｅ１未定義状態検出出力の値が常に０と
なるように設定しておく。第７図のパターンに対して、
上記の遷移を付加した例を第２図に示す。

すなわち、第２図（ａ）は修正された状態遷移記述を示
しており、（ｂ）は状態割り当てを示している。

このような記述を基にして、第８図の流れに従った自動
合成あるいは人手による合成処理を行なってゲート回路
を生成すれば、第１図の順序回路を生成できる。

以上の手順で生成された回路に対してテストパターンを
生成するには、通常の順序回路と同様のアルゴリズムを
適用すれば良い。

ここで、従来テストパターンの生成が困難であった未定
義状態でのみ検出可能な故障に関しては、リセット状態
においてテスト用入力を１にすることですべての未定義
状態へ遷移することが可能であるため、今までよりもパ
ターン生成が容易になる。

［実施例コ 本発明の実施例として、第一に付加回路を独立に合成す
る方法を示す。これは、正規の状態遷移と、未定義状態
に関する状態遷移を完全に分離して、それぞれ別々の組
合せ回路を作る手法である。

例として、第２図の状態遷移記述を考える。

本回路において、テスト容易化用状態遷移を実現する回
路、および、未定義状態であるｓｔ５゜ｓｔ８．　ｓＬ
７を検出する回路は、それぞれ第３図、第４図のように
なる。これらはそれぞれ第１図における付加回路Ａ１付
加回路Ｂに相当する。

すなわち、第３図は未定義状態用状態遷移を実現する回
路の例を示す図であって、６．７はインバータ、８〜１
０はアンド回路、１１．１２はオア回路を表わしている
。

また、第４図は未定義状態検出回路の例を示しており１
３．１４はアンド回路、１５はオア回路を表わしている
。

第３図の回路（付加回路Ａ）において、遷移先状態の状
態変数０〜２の値は記憶素子部に入力され保持されるが
、これらは、次に第４図の回路（付加回路Ｂ）に入力さ
れ、そのときの状態変数Ｏ〜２が“１０１”’、　　１
１０″、　　１１１”のときは未定義状態として検出さ
れ、未定義状態を検出したことを示す信号が出力される
。

上記以外に他の実施例として、修正された状態遷移記述
全体から一つの順序回路を生成する方法がある。これを
用いると、第１図における組合せ回路部、付加回路Ａ１
付加回路Ｂがすべて混合された回路が生成される。

一般に、第８図の自動合成手順を適用するとこのような
結果が得られる。第一の方式と比較して本方式は、回路
全体で冗長性除去または最適化が行なわれるため、処理
時間が大きくなるが回路量が小さくなる傾向がある。

［発明の効果コ 以上説明したように、本発明によれば、順序回路のテス
ト生成において従来問題となっていた、未定義状態への
遷移を行なわせる故障、未定義状態でのみ検出可能な故
障の検出が容易になる。

これにより、自動テスト生成による故障検出率の向上と
ともに、テスト生成処理の高速化が実現できるという点
で、テスト容易化論理回路の高品質化に寄与すると言う
効果がある。

実現する回路の例を示す図、第４図は未定義状態検出回
路の例を示す図、第５図は順序回路のモデルを示す図、
第６図は状態遷移記述について説明する図、第７図は状
態割り当て結果について示す図、第８図は同期式順序回
路の合成の制御を示す流れ図である。

■・・・・・・組合せ回路部、２・・・・・・記憶素子
部、３・・・・・・付加回路Ａ、４・・・・・・テスト
用入力、５・・・・・・付加回路Ｂ、６．７・・・・・
・インバータ、８〜１０゜１３、１４・・・・・・アン
ド回路、１１．　１２．１５・・・・・・オア回路

Claims (1)

1. 【特許請求の範囲】 仕様を状態遷移記述で与えられ、外部入出力が接続され
   る組合せ回路と記憶素子部とからなる同期式順序回路に
   対するテストを容易にするための回路であって、 テスト用入力により活性化され、回路の初期状態から或
   る未定義状態への遷移と総ての未定義状態を鎖状につな
   ぐ遷移を行なう回路と、前記、記憶素子部の出力を入力
   と成し該記憶素子部の状態が未定義状態であるか否かを
   判定して、その結果を出力する回路とを具備することを
   特徴とするテスト容易化回路。