JPH03139865A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH03139865A JPH03139865A JP27761089A JP27761089A JPH03139865A JP H03139865 A JPH03139865 A JP H03139865A JP 27761089 A JP27761089 A JP 27761089A JP 27761089 A JP27761089 A JP 27761089A JP H03139865 A JPH03139865 A JP H03139865A
- Authority
- JP
- Japan
- Prior art keywords
- cells
- cell
- wiring
- terminals
- functional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
半導体集積回路の製造方法に係り、詳しくは所望の論理
に基づく集積回路の製造方法に関し、セルに設けられた
動作上は何ら違いのない複数個の同一機能端子を使用し
て複数個のセルを接続して所望する論理を得ようとする
際、配置・配線処理において各機能端子の個別な接続関
係に交差を生じさせず、全体の配線効率を向上でき、配
置・配線処理後における修正工数を大幅に削減してＬＳ
Ｉ開発を短期間で行なうことができる半導体集積回路の
製造方法を提供することを目的とし、基板上に形成され
た多数のセルのうち、同一機能端子を複数個有する第１
のセルと、このセルの機能端子のいずれかに接続される
複数個の第２のセルとで構成される半導体集積回路にお
いて、前記第１のセルに接続される全第２のセルを第１
のセルの機能端子のいずれか１つのみに接続されるネッ
トとして前記第１のセル及び各第２のセルの配置を行な
った後、配置された各第２のセルのうち、使用される各
機能端子に近接したもの同士をグループ化し、各機能端
子と各グループとを結ぶ配線経路を決定するように構成
した。
に基づく集積回路の製造方法に関し、セルに設けられた
動作上は何ら違いのない複数個の同一機能端子を使用し
て複数個のセルを接続して所望する論理を得ようとする
際、配置・配線処理において各機能端子の個別な接続関
係に交差を生じさせず、全体の配線効率を向上でき、配
置・配線処理後における修正工数を大幅に削減してＬＳ
Ｉ開発を短期間で行なうことができる半導体集積回路の
製造方法を提供することを目的とし、基板上に形成され
た多数のセルのうち、同一機能端子を複数個有する第１
のセルと、このセルの機能端子のいずれかに接続される
複数個の第２のセルとで構成される半導体集積回路にお
いて、前記第１のセルに接続される全第２のセルを第１
のセルの機能端子のいずれか１つのみに接続されるネッ
トとして前記第１のセル及び各第２のセルの配置を行な
った後、配置された各第２のセルのうち、使用される各
機能端子に近接したもの同士をグループ化し、各機能端
子と各グループとを結ぶ配線経路を決定するように構成
した。
［産業上の利用分野］
本発明は、半導体集積回路の製造方法に係り、詳しくは
所望の論理に基づく集積回路の製造方法に関するもので
ある。
所望の論理に基づく集積回路の製造方法に関するもので
ある。
近年、ＬＳＩの高集積化に伴って、基板上の限られた領
域内により多くの論理回路を作り込むことが要求されて
いる。
域内により多くの論理回路を作り込むことが要求されて
いる。
このため、増加傾向にあるユーザーが所望する独自の論
理を簡潔に定義できるとともに、配線処理において効率
的な配線を実現することが必要となっている。
理を簡潔に定義できるとともに、配線処理において効率
的な配線を実現することが必要となっている。
［従来の技術］
従来、ユーザが指定した論理接続情報に基づいて半導体
集積回路を構成する各セルの配置処理を行なう際、この
論理接続情報に対し、その論理を構成するセルの配置処
理を忠実に行なっている。
集積回路を構成する各セルの配置処理を行なう際、この
論理接続情報に対し、その論理を構成するセルの配置処
理を忠実に行なっている。
この時、動作上は何ら違いのない同一機能端子を有する
セルに対して複数のセルを接続する場合、その物理的条
件により生じる制約（出力端子の場合、出力ドライブ能
力の上限）のため、これらの端子を同一セルの中で複数
個使用しなければならない場合には、ユーザはこれらの
端子に対してそれぞれ別々の接続関係（以下、ネットと
いう）を定義しなければならない。
セルに対して複数のセルを接続する場合、その物理的条
件により生じる制約（出力端子の場合、出力ドライブ能
力の上限）のため、これらの端子を同一セルの中で複数
個使用しなければならない場合には、ユーザはこれらの
端子に対してそれぞれ別々の接続関係（以下、ネットと
いう）を定義しなければならない。
即ち、第６図に示すように同一信号を出力する２つの出
力端子ＸＩ、Ｘ２を有する駆動セルＣＯに対して複数の
従動セル０１〜ＣＩ２を接続する場合、その物理的条件
（出力ドライブ能力の上限）により生じる制約のため、
これらの出力端子ＸＩ。
力端子ＸＩ、Ｘ２を有する駆動セルＣＯに対して複数の
従動セル０１〜ＣＩ２を接続する場合、その物理的条件
（出力ドライブ能力の上限）により生じる制約のため、
これらの出力端子ＸＩ。
Ｘ２を使用しなければならず、ユーザはこれらの出力端
子ＸＩ、Ｘ２に対してそれぞれ別々のネットＮｌ、Ｎ２
を定義することとなる。
子ＸＩ、Ｘ２に対してそれぞれ別々のネットＮｌ、Ｎ２
を定義することとなる。
そして、ユーザの指定した論理接続情報に基づいて駆動
セルＣＯ及び従動セルＣ１〜Ｃ１２の配置処理を行なう
場合、第７図に示すように各従動セル０１〜ＣＩ２は交
差した位置関係に配置され、この配置処理後に配線処理
にて配線経路が決定される。
セルＣＯ及び従動セルＣ１〜Ｃ１２の配置処理を行なう
場合、第７図に示すように各従動セル０１〜ＣＩ２は交
差した位置関係に配置され、この配置処理後に配線処理
にて配線経路が決定される。
［発明が解決しようとする課題］
ところが、配線処理では両ネットＮｌ、Ｎ２が別々の論
理として扱われ、出力端子ＸＩに対して従動セルＣｌ−
Ｃ６が接続されるように、出力端子Ｘ２に対して従動セ
ルＣ７〜Ｃ１２が接続されるように配線経路が決定され
る。その結果、第７図に示すように両ネットＮｌ、Ｎ２
の配線は各配線領域ＬＴにおいて破線枠で示すように互
いに交差した配線パターンとなり、同一配線領域ＬＴ内
でこれらの配線による配線密度が増加する。そして、両
ネットＮｌ、Ｎ２の配線の交差状態が複雑になればなる
ほど、両ネットＮ１．Ｎ２の交差部における配線の混雑
度が大きくなり、回路全体の配線効率が低下するという
問題点がある。
理として扱われ、出力端子ＸＩに対して従動セルＣｌ−
Ｃ６が接続されるように、出力端子Ｘ２に対して従動セ
ルＣ７〜Ｃ１２が接続されるように配線経路が決定され
る。その結果、第７図に示すように両ネットＮｌ、Ｎ２
の配線は各配線領域ＬＴにおいて破線枠で示すように互
いに交差した配線パターンとなり、同一配線領域ＬＴ内
でこれらの配線による配線密度が増加する。そして、両
ネットＮｌ、Ｎ２の配線の交差状態が複雑になればなる
ほど、両ネットＮ１．Ｎ２の交差部における配線の混雑
度が大きくなり、回路全体の配線効率が低下するという
問題点がある。
本発明は上記問題点を解決するためになされたものであ
って、その目的はセルに設けられた動作上は何ら違いの
ない複数個の同一機能端子を使用して複数個のセルを接
続して所望する論理を得ようとする際、配置・配線処理
において各機能端子の個別な接続関係に交差を生じさせ
ず、全体の配線効率を向上でき、配置・配線処理後にお
ける修正工数を大幅に削減してＬＳＩ開発を短期間で行
なうことができる半導体集積回路の製造方法を提供する
ことにある。
って、その目的はセルに設けられた動作上は何ら違いの
ない複数個の同一機能端子を使用して複数個のセルを接
続して所望する論理を得ようとする際、配置・配線処理
において各機能端子の個別な接続関係に交差を生じさせ
ず、全体の配線効率を向上でき、配置・配線処理後にお
ける修正工数を大幅に削減してＬＳＩ開発を短期間で行
なうことができる半導体集積回路の製造方法を提供する
ことにある。
［課題を解決するための手段］
まず、基板上に形成された多数のセルのうち、第１のセ
ルに接続される金弟２のセルを第１のセルの機能端子の
いずれか１つのみに接続されるネットとして第１のセル
及び各第２のセルの配置を行なう。この後、配置された
各第２のセルのうち、使用される各機能端子に近接した
もの同士をグループ化する。そして、各機能端子と各グ
ループとを結ぶ配線経路を決定する。
ルに接続される金弟２のセルを第１のセルの機能端子の
いずれか１つのみに接続されるネットとして第１のセル
及び各第２のセルの配置を行なう。この後、配置された
各第２のセルのうち、使用される各機能端子に近接した
もの同士をグループ化する。そして、各機能端子と各グ
ループとを結ぶ配線経路を決定する。
［作用］
セル配置処理後に行なう配線経路の決定は、近接する第
２のセル同士で構成したグループ内で行なわれるため、
異なるグループの配線経路が互いに交差することはなく
、配線効率が向上される。
２のセル同士で構成したグループ内で行なわれるため、
異なるグループの配線経路が互いに交差することはなく
、配線効率が向上される。
又、近接する第２のセル同士で構成された各グループは
、そのグループに最寄りの第１のセルの機能端子に接続
されるので、その機能端子からの配線の不要な廻り込み
を回避できる。
、そのグループに最寄りの第１のセルの機能端子に接続
されるので、その機能端子からの配線の不要な廻り込み
を回避できる。
［実施例］
以下、本発明を具体化した一実施例について説明する。
第１図は本発明の一実施例におけるセル配置処理を示す
工程図、第２図は一実施例における配線処理を示す工程
図、第３図は一実施例においてユーザが作成する論理図
、第４図は配置・配線処理後における論理図、第５図は
本発明における配置・配線処理を説明するためのフロー
チャートであり、第６，７図と同様の構成については同
一の符号を付して説明する。
工程図、第２図は一実施例における配線処理を示す工程
図、第３図は一実施例においてユーザが作成する論理図
、第４図は配置・配線処理後における論理図、第５図は
本発明における配置・配線処理を説明するためのフロー
チャートであり、第６，７図と同様の構成については同
一の符号を付して説明する。
本実施例は第１のセルとして同一信号を出力する２つの
出力端子ＸＩ、Ｘ２を有する駆動セルＣＯと、第２のセ
ルとしての複数個の従動セルＣ１−ＣＩ２とで構成され
る回路について説明する。
出力端子ＸＩ、Ｘ２を有する駆動セルＣＯと、第２のセ
ルとしての複数個の従動セルＣ１−ＣＩ２とで構成され
る回路について説明する。
今、配置・配線処理を行なう前に、ユーザにより第３図
に示すように、全従動セルＣｌ−Ｃ１２が出力端子ＸＩ
のみに接続される１つのネットＮＯとして定義した論理
図があるとする。
に示すように、全従動セルＣｌ−Ｃ１２が出力端子ＸＩ
のみに接続される１つのネットＮＯとして定義した論理
図があるとする。
この論理図に基づき、第１図に示すように基板（図示路
）上において駆動セルＣＯ及び従動セルＣｌ−ＣＩ２の
自動配置処理を行なう。この配置処理において従動セル
Ｃ１−Ｃ１２を１つのネットＮＯとして取り扱うため、
各従動セルＣ１〜Ｃ１２の配置の自由度が高くなり、バ
ランスのよい配置となる。
）上において駆動セルＣＯ及び従動セルＣｌ−ＣＩ２の
自動配置処理を行なう。この配置処理において従動セル
Ｃ１−Ｃ１２を１つのネットＮＯとして取り扱うため、
各従動セルＣ１〜Ｃ１２の配置の自由度が高くなり、バ
ランスのよい配置となる。
配置処理後、配置された各従動セルＣ１−ＣＩ２のうち
、各出力端子ＸＩ、Ｘ２に近接したもの同士を各端子Ｘ
Ｉ、Ｘ２に接続可能なセル数以内でグループ化する。本
実施例では従動セルＣ１゜Ｃ２，Ｃ３，ＣＩＯ，Ｃ１１
，Ｃ１２をグループＧｌとし、従動セルＣ４，Ｃ５，Ｃ
６，Ｃ７゜Ｃ８，Ｃ９をグループＧ２とする。次にグル
ープＧｌ、Ｇ２に対して近接した出力端子Ｘｉ、 Ｎ２
を割り振り、第４図に示すように出力端子ＸＩとグルー
プＧ１とで新たにネットＮ１を構成するとともに、出力
端子Ｘ２とグループＧ２とでネットＮ２を構成する。
、各出力端子ＸＩ、Ｘ２に近接したもの同士を各端子Ｘ
Ｉ、Ｘ２に接続可能なセル数以内でグループ化する。本
実施例では従動セルＣ１゜Ｃ２，Ｃ３，ＣＩＯ，Ｃ１１
，Ｃ１２をグループＧｌとし、従動セルＣ４，Ｃ５，Ｃ
６，Ｃ７゜Ｃ８，Ｃ９をグループＧ２とする。次にグル
ープＧｌ、Ｇ２に対して近接した出力端子Ｘｉ、 Ｎ２
を割り振り、第４図に示すように出力端子ＸＩとグルー
プＧ１とで新たにネットＮ１を構成するとともに、出力
端子Ｘ２とグループＧ２とでネットＮ２を構成する。
そして、新たに構成された各ネットＮｌ、 Ｎ２内にお
いて自動配線処理を行なうことによって、第２図に示す
ように各ネットＮｌ、Ｎ２における配線経路が決定され
る。
いて自動配線処理を行なうことによって、第２図に示す
ように各ネットＮｌ、Ｎ２における配線経路が決定され
る。
このように、本実施例では各従動セルＣ１〜Ｃ１２の配
置処理を行なった後、各出力端子ＸＩ。
置処理を行なった後、各出力端子ＸＩ。
Ｎ２に近接する従動セル同士でグループＧｌ。
Ｇ２を形成し、両グループＧｌ、Ｇ２に近接する出力端
子ＸＩ、Ｘ２を割り振ってネットＮ１゜Ｎ２を構成した
。そして、各ネットＮｌ、Ｎ２内において配線処理を行
なうようにしたので、各ネットＮｌ、Ｎ２の配線経路が
交差せず、配線効率を向上することができる。これによ
り、配置・配線処理後における修正工数を大幅に削減し
てＬＳＩ開発を短期間で行なうことができる。
子ＸＩ、Ｘ２を割り振ってネットＮ１゜Ｎ２を構成した
。そして、各ネットＮｌ、Ｎ２内において配線処理を行
なうようにしたので、各ネットＮｌ、Ｎ２の配線経路が
交差せず、配線効率を向上することができる。これによ
り、配置・配線処理後における修正工数を大幅に削減し
てＬＳＩ開発を短期間で行なうことができる。
又、本実施例においては、グループＧｌ、 Ｇ２に対し
て最寄りの出力端子Ｘｉ、Ｘ２を割り振ってネットＮｌ
、Ｎ２を構成したので、出力端子ＸＩ、Ｘ２から各グル
ープＧｌ、Ｇ２への配線の不要な廻り込みを回避できる
。
て最寄りの出力端子Ｘｉ、Ｘ２を割り振ってネットＮｌ
、Ｎ２を構成したので、出力端子ＸＩ、Ｘ２から各グル
ープＧｌ、Ｇ２への配線の不要な廻り込みを回避できる
。
［発明の効果］
以上詳述したように、本発明によればセルに設けられた
動作上は何ら違いのない複数個の同一機能端子を使用し
て複数個のセルを接続して所望する論理を得ようとする
際、配置・配線処理において各機能端子の個別な接続関
係に交差を生じさせず、全体の配線効率を向上すること
ができ、配置・配線処理後における修正工数を大幅に削
減してＬＳＩ開発を短期間で行なうことができる優れた
効果がある。
動作上は何ら違いのない複数個の同一機能端子を使用し
て複数個のセルを接続して所望する論理を得ようとする
際、配置・配線処理において各機能端子の個別な接続関
係に交差を生じさせず、全体の配線効率を向上すること
ができ、配置・配線処理後における修正工数を大幅に削
減してＬＳＩ開発を短期間で行なうことができる優れた
効果がある。
第１図は本発明の一実施例におけるセル配置処理を示す
工程図、 第２図は一実施例における配線処理を示す工程図、 第３図は一実施例においてユーザが作成する論理図、 第４図は配置・配線処理後における論理図、第５図は本
発明における配置・配線処理を説明するためのフローチ
ャート、 第６図は従来においてユーザが作成した論理図、第７図
は従来方法における配置・配線結果を示す図である。 第２図 一実施例ｚＦ３ける配ｍ処理を示す工裡回目において、 ＣＯは第１のセルとしての駆動セル、 Ｃｌ−ＣＩ２は第２のセルとしての従動セル、Ｎｌ、Ｎ
２はネット、 ＸＩ、Ｘ２は同一機能端子としての出力端子である。
工程図、 第２図は一実施例における配線処理を示す工程図、 第３図は一実施例においてユーザが作成する論理図、 第４図は配置・配線処理後における論理図、第５図は本
発明における配置・配線処理を説明するためのフローチ
ャート、 第６図は従来においてユーザが作成した論理図、第７図
は従来方法における配置・配線結果を示す図である。 第２図 一実施例ｚＦ３ける配ｍ処理を示す工裡回目において、 ＣＯは第１のセルとしての駆動セル、 Ｃｌ−ＣＩ２は第２のセルとしての従動セル、Ｎｌ、Ｎ
２はネット、 ＸＩ、Ｘ２は同一機能端子としての出力端子である。
Claims (1)
- １ 基板上に形成された多数のセルのうち、同一機能端
子を複数個有する第１のセルと、このセルの機能端子の
いずれかに接続される複数個の第２のセルとで構成され
る半導体集積回路において、前記第１のセルに接続され
る全第２のセルを第１のセルの機能端子のいずれか１つ
のみに接続されるネットとして前記第１のセル及び各第
２のセルの配置を行なった後、配置された各第２のセル
のうち、使用される各機能端子に近接したもの同士をグ
ループ化し、各機能端子と各グループとを結ぶ配線経路
を決定するようにしたことを特徴とする半導体集積回路
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27761089A JP2851079B2 (ja) | 1989-10-25 | 1989-10-25 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27761089A JP2851079B2 (ja) | 1989-10-25 | 1989-10-25 | 半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03139865A true JPH03139865A (ja) | 1991-06-14 |
| JP2851079B2 JP2851079B2 (ja) | 1999-01-27 |
Family
ID=17585823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27761089A Expired - Fee Related JP2851079B2 (ja) | 1989-10-25 | 1989-10-25 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2851079B2 (ja) |
-
1989
- 1989-10-25 JP JP27761089A patent/JP2851079B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2851079B2 (ja) | 1999-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5065308A (en) | Processing cell for fault tolerant arrays | |
| US7047514B2 (en) | Semi-custom-made semiconductor integrated circuit device, method for customization and method for redesign | |
| US6166560A (en) | Basic cell structure having a plurality of transistors for master slice type semiconductor integrated circuit device | |
| JPH0766718A (ja) | プログラム可能論理用ウェファ・スケール構造 | |
| JP2001127161A (ja) | 集積回路 | |
| CN115758980A (zh) | 一种基于自动串链脚本的低功耗物理设计布局方法 | |
| JPH03139865A (ja) | 半導体集積回路の製造方法 | |
| JPS59145541A (ja) | Ｌｓｉレイアウト処理方法 | |
| US7355443B2 (en) | Integrated circuit having building blocks | |
| JP3647686B2 (ja) | 半導体集積回路の設計方法および半導体集積回路の製造方法 | |
| JPS63108746A (ja) | プログラマブルロジツクアレイ | |
| CN112131822A (zh) | 一种cpu芯片及其设计方法 | |
| Song et al. | An algorithm for one and half layer channel routing | |
| JPH0324763A (ja) | マスタスライス方式集積回路装置の形成方法 | |
| JPH03142857A (ja) | 半導体集積回路の配線方法 | |
| US7161382B2 (en) | General-purpose logic cell, general-purpose logic cell array using the same, and ASIC using general-purpose logic cell array | |
| JPS61214543A (ja) | ゲ−トアレイ | |
| JPH0329341A (ja) | 半導体集積回路のレイアウト方法 | |
| JPH08167652A (ja) | Ｌｓｉのレイアウト設計方法およびその装置 | |
| JPH06140566A (ja) | 半導体集積回路 | |
| JPH02205342A (ja) | 機能ブロック上を通過する配線の配線方法 | |
| JPS59132144A (ja) | 半導体集積回路装置の製造方法 | |
| JP2002203906A (ja) | 遅延時間調整回路およびこれを用いた配線方法 | |
| JPH10321727A (ja) | スタンダードセル方式の半導体集積回路の配線構造 | |
| JPH03265158A (ja) | 半導体マクロセルの自動作成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |