JPH031446U - - Google Patents
Info
- Publication number
- JPH031446U JPH031446U JP5868689U JP5868689U JPH031446U JP H031446 U JPH031446 U JP H031446U JP 5868689 U JP5868689 U JP 5868689U JP 5868689 U JP5868689 U JP 5868689U JP H031446 U JPH031446 U JP H031446U
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- metal plate
- view
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
第１ａ図は、本考案の一実施例に係る半導体集
積回路用リードフレームを構成する第１の金属板
状形成体の平面図である。第１ｂ図は、第１ａ図
に示す第１の金属板状形成体のＡ−Ａ断面図であ
る。第１ｃ図は、本考案の一実施例に係る半導体
集積回路用リードフレームを構成する第２の金属
板状形成体の平面図である。第１ｄ図は、第１ｃ
図に示す第２の金属板状形成体のＢ−Ｂ断面図で
ある。第１ｅ図は、本考案の一実施例に係る半導
体集積回路用リードフレームの平面図である。第
１ｆ図は、第１ｅ図に示す半導体集積回路用リー
ドフレームのＤ−Ｄ断面図である。第１ｇ図は、
第１ａ図に１点鎖線をもつて囲まれた領域２の概
念的拡大図である。第１ｈ図は第１ｇ図のＥ−Ｅ
断面図である。第１ｉ図は、第１ｃ図に１点鎖線
をもつて囲まれた領域３の概念的拡大図である。
第１ｊ図は第１ｉ図のＦ−Ｆ断面図である。第１
ｋ図は、第１ｅ図に１点鎖線をもつて囲まれた領
域４の概念的拡大図である。第１ｌ図は第１ｋ図
のＧ−Ｇ断面図である。第２図は、従来技術に係
る半導体集積回路用リードフレームの平面図であ
る。第３図は、従来技術に係る半導体集積回路パ
ツケージの斜視図である。第４図は、従来技術に
係るウエツトエツチング法を使用して製造された
インナーリードの断面図である。第５図は、従来
技術に係るプレス打抜き法を使用して製造された
インナーリードの断面図である。 １……半導体集積回路用リードフレーム、２…
…第１の金属板状成形体の平面図の一部領域であ
る。３……第２の金属板状成形体の平面図の一部
領域である。４……本考案の一実施例に係る半導
体集積回路用リードフレームの一部領域である。
９……ウエツトエツチング法を使用して製造した
リード、９１……突起、１０……プレス打抜き法
を使用して製造したリード、１１……半導体集積
回路チツプ支持台、１２……半導体集積回路チツ
プ、１３……半導体集積回路のボンデイングパツ
ド、１４……プラスチツク材よりなる被覆材、１
５……半導体集積回路チツプ支持台支持バー、１
６……保持バー、１６１，１６５……他の部材と
同一の平面をなす面、１６２，１６６……保持バ
ーの相互に対接する面、１６３，１６４……厚さ
が減縮されている保持バー、１７……第１の金属
板状成形体、１８……第２の金属板状成形体。
積回路用リードフレームを構成する第１の金属板
状形成体の平面図である。第１ｂ図は、第１ａ図
に示す第１の金属板状形成体のＡ−Ａ断面図であ
る。第１ｃ図は、本考案の一実施例に係る半導体
集積回路用リードフレームを構成する第２の金属
板状形成体の平面図である。第１ｄ図は、第１ｃ
図に示す第２の金属板状形成体のＢ−Ｂ断面図で
ある。第１ｅ図は、本考案の一実施例に係る半導
体集積回路用リードフレームの平面図である。第
１ｆ図は、第１ｅ図に示す半導体集積回路用リー
ドフレームのＤ−Ｄ断面図である。第１ｇ図は、
第１ａ図に１点鎖線をもつて囲まれた領域２の概
念的拡大図である。第１ｈ図は第１ｇ図のＥ−Ｅ
断面図である。第１ｉ図は、第１ｃ図に１点鎖線
をもつて囲まれた領域３の概念的拡大図である。
第１ｊ図は第１ｉ図のＦ−Ｆ断面図である。第１
ｋ図は、第１ｅ図に１点鎖線をもつて囲まれた領
域４の概念的拡大図である。第１ｌ図は第１ｋ図
のＧ−Ｇ断面図である。第２図は、従来技術に係
る半導体集積回路用リードフレームの平面図であ
る。第３図は、従来技術に係る半導体集積回路パ
ツケージの斜視図である。第４図は、従来技術に
係るウエツトエツチング法を使用して製造された
インナーリードの断面図である。第５図は、従来
技術に係るプレス打抜き法を使用して製造された
インナーリードの断面図である。 １……半導体集積回路用リードフレーム、２…
…第１の金属板状成形体の平面図の一部領域であ
る。３……第２の金属板状成形体の平面図の一部
領域である。４……本考案の一実施例に係る半導
体集積回路用リードフレームの一部領域である。
９……ウエツトエツチング法を使用して製造した
リード、９１……突起、１０……プレス打抜き法
を使用して製造したリード、１１……半導体集積
回路チツプ支持台、１２……半導体集積回路チツ
プ、１３……半導体集積回路のボンデイングパツ
ド、１４……プラスチツク材よりなる被覆材、１
５……半導体集積回路チツプ支持台支持バー、１
６……保持バー、１６１，１６５……他の部材と
同一の平面をなす面、１６２，１６６……保持バ
ーの相互に対接する面、１６３，１６４……厚さ
が減縮されている保持バー、１７……第１の金属
板状成形体、１８……第２の金属板状成形体。
Claims (1)
- 【実用新案登録請求の範囲】 半導体集積回路チツプ支持台１１と、半導体集
積回路チツプ支持台支持バー１５と、リード９の
交互に選択された半数と、１面１６１は前記部材
１１，１５，９の面と同一であるが、他面１６２
は厚さが減縮されて前記部材１１，１５，９の厚
さのおゝむね1/2とされてなる保持バーの１半１
６３とよりなる第１の金属板状成形体１７と、 前記リード９の残余の半数と、１面１６５は前
記リード９の面と同一であるが、他面１６６は厚
さが減縮されて前記リード９の厚さのおゝむね1/
2とされてなる保持バーの他の１半１６４とより
なる第２の金属板状成形体１８と よりなり、 該第２の金属板状成形体１８と前記第１の金属
板状成形体１７とは、前記厚さが減縮されてなる
二つの面１６２，１６６をもつて相互に結合され
てなる ことを特徴とする半導体集積回路用リードフレー
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5868689U JPH0713227Y2 (ja) | 1989-05-23 | 1989-05-23 | 半導体集積回路用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5868689U JPH0713227Y2 (ja) | 1989-05-23 | 1989-05-23 | 半導体集積回路用リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH031446U true JPH031446U (ja) | 1991-01-09 |
| JPH0713227Y2 JPH0713227Y2 (ja) | 1995-03-29 |
Family
ID=31584523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5868689U Expired - Lifetime JPH0713227Y2 (ja) | 1989-05-23 | 1989-05-23 | 半導体集積回路用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0713227Y2 (ja) |
-
1989
- 1989-05-23 JP JP5868689U patent/JPH0713227Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0713227Y2 (ja) | 1995-03-29 |