JPH0462498B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、デイジタルで記録された信号を再生
するデイジタル記録信号再生装置に係り、特に複
数の積分器に共用した定電流源から順次切り換え
て積分して複数の情報を再生する積分形デイジタ
ル・アナログ変換器の切り換え速度を早くするに
好適な回路に関する。

〔発明の背景〕

第１図にデイジタル記録された信号を再生する
デイジタル記録信号再生装置のブロツク図を示
す。１０１は光または磁気を用いた記録媒体、１
０２は記録媒体１０１から記録されている信号を
光または磁気を用いて読み出す再生ヘツド、１０
３は再生ヘツド１０２によつて読み出された電気
信号の波形等化を行ない、デイジタル符号に変換
するデータストローブ等の処理を行なう再生アン
プ、１０４はデ・インターリーブ、誤り検出訂正
などの処理を行なうデイジタル信号処理回路、１
０５はデイジタル信号処理回路１０４によつて得
られたデイジタル信号の値に応じた時間だけ定電
流を流すデイジタル・アナログ変換電流源、１０
６Ａ，Ｂはデイジタル・アナログ変換電流源１０
５の出力を積分する積分器、１０７Ａ，Ｂは積分
器１０６Ａ，Ｂの出力がデイジタル値に応じたア
ナログ電圧になつた後の適当なタイミングで出力
を得るリサンプル回路、１０８Ａ，Ｂはリサンプ
ル回路のサンプリング周期にともなう必要帯域外
の信号を遮断するLPF、１０９Ａ，Ｂは記録さ
れた情報の再生出力端子である。

次に１０５および１０６Ａ，Ｂで構成される積
分方式のデイジタル・アナログ変換器（以下
DACと略す）について説明する。積分方式の
DACで複数の情報を再生するように示した例は
1983年６月20日付の日経エレクトロニクス「高
速、高集積、小型チツプを狙つた民生用バイポー
ラLSi技術」で開示されたものであり、第２図に
ブロツク図を示す。１１０はデイジタル・データ
入力、１１１はシフトレジスタ、１１２は上位ビ
ツト側のカウンタ、１１３は下位ビツト側のカウ
ンタ、１１４は制御回路、１１５はクロツク発生
回路、１１６は上位ビツト側の電流源、１１７は
下位ビツト側の電流源、１１８は上位ビツト側の
電流源１１６を導通しや断するスイツチ、１１９
は下位ビツト側の電流源１１７を導通しや断する
スイツチ、１２０はスイツチ１１８の後の電流を
積分する積分器を選択して切り換えるスイツチ、
１２１はスイツチ１１９の後の電流を積分する積
分器を選択して切り換えるスイツチ、１２２Ａ，
Ｂは積分器をリセツトするスイツチ、１２３Ａ，
Ｂは積分器をリセツトするためのオペアンプ、１
２４Ａ，Ｂ，１２５Ａ，Ｂは積分器をリセツトす
るための抵抗、１２６Ａ，Ｂは積分器を構成する
オペアンプ、１２７Ａ，Ｂは積分器を構成する容
量、１２８Ａ，Ｂはデイジタル・データをアナロ
グ値に変換した後次段に信号を出力するためのリ
サンプル回路を構成するスイツチ、１２９Ａ，Ｂ
はリサンプル回路を構成するオペアンプである。

この回路は２チヤネルの出力１０９Ａと１０９
Ｂを交互に得るために、２チヤネルの積分器１０
６Ａ，Ｂを設けている。まずスイツチ１２２Ａ，
１２３Ａ，１２４Ａ，１２５Ａによつて容量１２
７Ａの電荷をある一定値とすることでオペアンプ
１２６Ａの出力を一定とするようにリセツトす
る。その時にデイジタル・データはシフトレジス
タ１１１からカウンタ１１２，１１３にセツトさ
れ、カウンタ１１２，１１３のデータに応じてス
イツチ１１８，１１９が導通し、電流源１１６，
１１７からスイツチ１２０，１２１を通じて積分
器１０６Ａに積分する。その積分の後の１２６Ａ
の出力電圧はデイジタル・データをアナログ値に
変換したものであるが、その電圧をスイツチ１２
８Ａを導通させて次段に出力させる。以上の動作
の過程と同時に１０６Ａが積分を終ろうとしてい
る時には積分器１０６Ｂはリセツトされる。次に
スイツチ１２８Ａが導通している時にはスイツチ
１２０，１２１は積分器１０６Ｂに接続され、積
分器１０６Ｂのリセツトと積分の間にカウンタ１
１２，１１３のデータは新しく１０６Ｂ用のデイ
ジタル・データに入れかえられ、そのデイジタ
ル・データに応じて電流源１１６，１１７からス
イツチ１１８，１１９で積分器１０６Ｂに積分さ
れている。すなわち積分器１０６Ａ，１０６Ｂは
一方が積分している間に他方は積分されたアナロ
グ値を次段に出力し、かつリセツトする。その電
流を積分器１０６Ａ，１０６Ｂに切り換えるのが
スイツチ１２０，１２１であり、デイジタル・デ
ータに応じて導通しや断するスイツチが１１８，
１１９である。このスイツチ１１８，１２０ある
いはスイツチ１１９，１２１を取り出して書いた
図が第３図である。１３０は電流源、１３１はデ
イジタルデータに応じて導通しや断させる制御入
力、１３２は制御入力１３１に応じて導通しや断
するスイツチ、１３３は積分器を切り換える制御
入力、１３４は切り換えスイツチ、１３５，１３
６は出力である。一般的にこのような電流スイツ
チを構成する場合は、差動対トランジスタを一個
の切り換えスイツチとし２対の差動対トランジス
タを設け直列に接続する。差動対トランジスタの
切り換えに必要な時間はトランジスタの寄生容量
とその寄生容量に充電する電流によつて異なる
が、差動対トランジスタのエミツタが固定される
ようなベースバイアスを与えたスイツチングでか
つ出力コレクタを仮想接地として取り出す場合は
非常に早く切り換えられる。第２図に示すように
積分器は積分される状態で仮想接地となつている
ため、第３図のスイツチ１３２が導通状態でスイ
ツチ１３４を差動対トランジスタで構成し、エミ
ツタ電位が固定されるように導通するトランジス
タのベース電位をほぼ同一電圧となるようにシー
ソーのような電圧の掛けかたをすると非常に早く
切り換れる。一方スイツチ１３２がしや断した状
態では、スイツチ１３４の切り換えは遅いが、も
ともとしや断しているため必要ない。しかし、ス
イツチ１３２がしや断した状態から導通に切り換
わる時点ではスイツチ１３４を構成しているトラ
ンジスタの寄生容量に充電した後に正常状態とな
るためスイツチのしや断から導通への時間が長く
かかる。すなわちこれらスイツチ１３２，１３４
のように直列に接続されたスイツチは切り換えに
ともなう時間が長くかかる。

このように従来の切り換え時間の長いスイツチ
を用いて、複数の積分器に切り換えてデイジタ
ル・データに応じた期間だけ積分するデイジタル
記録信号再生装置では、そのスイツチの切り換え
時間だけ待ち時間を必要としその分だけ高速でデ
ータを再生できない。逆に言えば同一期間で変換
する再生装置ではその期間だけ不安定となりそれ
だけ忠実度を欠いたデータしか再生出来ないと言
う欠点を有していた。

〔発明の目的〕

本発明の目的は、複数の積分器のうち所定の積
分器に、デイジタル・データに応じた期間だけ定
電流源から正確に積分するように高速で切り換え
る電流スイツチを設けることで、忠実に複数の情
報を再生することのできるデイジタル記録信号再
生装置を提供することにある。

〔発明の概要〕

本発明の要点は、定電流源ごとに複数の積分器
の数に１個以上多い電流スイツチ用トランジスタ
を設け、エミツタすべてを定電流源にコレクタを
各積分器ごとにさらに１個以上のトランジスタの
コレクタは接地電位などの不要な個所に接続し
て、これらのトランジスタのすべてが同時にしや
断することがないように切り換えることにある。

〔発明の実施例〕

本発明の一実施例を第４図に示す。第３図と同
一符号のものは同一機能を示す。１は高速切り換
えスイツチ、２はロジツク回路である。

第３図で示したスイツチ１３２，１３４として
まとめ接点をＡ，Ｂ，Ｃと３接点とし、Ｃは接地
レベルなど電流を捨てる個所に接続する。ロジツ
ク２は制御信号１３１がしや断となる時には接点
Ｃに接続し、制御信号１３１が導通でかつ制御信
号１３３が出力を１３５とする時にＡ、制御信号
１３１が導通でかつ制御信号１３３が出力を１３
６とする時にＢに接続するように制御する。スイ
ツチ１はトランジスタ３個で構成し、すべてのエ
ミツタを電流源１３６に接続し、エミツタ電位が
一定となるように、導通するトランジスタのベー
ス電位が同一電圧となるように制御すれば出力で
ある２個のトランジスタのコレクタは仮想接地で
あり、１個のトランジスタは接地レベルであるた
め非常に早く切り換えられる。

本発明の具体的な回路図例を第５図に示す。３
〜１３はトランジスタ、１４は電流源、１５は電
流源１４やトランジスタを動作させる電位差をも
たせるための電圧源、１６〜１８は抵抗、１９〜
２２は制御入力である。トランジスタ３〜５がス
イツチ１を構成し、トランジスタ９〜１３、電流
源１４、抵抗１６〜１８および制御入力１９〜２
２がロジツク２を構成している。制御入力１９と
２０および２１と２２は互いに逆相関係であり、
１９〜２２のHighレベルおよびLowレベルはほ
ぼ一致し、差動対トランジスタを切り換えるだけ
の電位差を有するものとする。たとえばHighレ
ベルは−1.4V、Lowレベルは−2.1Vとする。ま
た制御入力２１がHigh（２２がLow）のときスイ
ツチ１はＣに接続され、制御入力２１がLow（２
２がHigh）で制御信号１９がHigh（２０がLow）
のときスイツチ１はＢに接続され、制御入力２１
がLow（２２がHigh）で制御入力１９がLow（２
０がHigh）のときスイツチ１はＡに接続される。

制御入力２１がHigh（２２がLow）のときは、
トランジスタ１０，１２が導通し、トランジスタ
９がしや断し、制御入力１９，２０がどのように
なつていてもトランジスタ１１か１３のどちらか
らが導通かしや断の状態になつていても抵抗１７
と抵抗１８の電流による電圧ドロツプによりトラ
ンジスタ４および５はしや断、トランジスタ３は
導通する。なお抵抗１７および１８の電圧ドロツ
プはトランジスタ１１が導通か１３が導通かによ
つて異なるがどちらの場合でもトランジスタ４お
よび５がしや断するような抵抗値と電流源１４の
電流値を設定しておく。

制御入力２１がLow（２２がHigh）でかつ制御
入力１９がHigh（２０がLow）のときは、トラン
ジスタ９と１３が導通、トランジスタ１０，１
１，１２がしや断となり、抵抗１６と１８の電圧
ドロツプによりトランジスタ３，５がしや断、ト
ランジスタ４が導通し、電流源１３０は出力１３
６に接続される。

制御入力２１がLow（２２がHigh）でかつ制御
入力１９がLow（２０がHigh）のときは、トラン
ジスタ９と１１が導通、トランジスタ１０，１
２，１３がしや断となり、抵抗１６と１７の電圧
ドロツプによりトランジスタ３，４がしや断、ト
ランジスタ５が導通し、電流源１３０は出力１３
５に接続される。

なお、ダイオード接続されたトランジスタ６〜
８はトランジスタ３〜５のしや断される時のベー
ス電圧のドロツプをほぼ一定として、しや断時の
リーク電流の変化によるスイツチの不完全性を少
なくする役目をする。トランジスタ４，５のしや
断される時の電圧は抵抗１７，１８の抵抗値とそ
の電流で決まるが、トランジスタ対９〜１３の導
通状態で定電流源１４の分割量が異なることによ
る。トランジスタ３〜５は電流源１３０の電流量
に応じて適当にトランジスタのサイズを決める。

以上説明したように、トランジスタ３〜５のど
れかのトランジスタが導通し、かつトランジスタ
３〜５のどのトランジスタが導通する場合でもエ
ミツタ電位がほぼ同一であるため（導通するトラ
ンジスタのベース電位は接地電位から抵抗１６〜
１８のどれかとトランジスタのベース電流による
わずかのドロツプ分が下がつた電位であるため）、
電流源１３０およびトランジスタ３〜５のエミツ
タに寄生する容量への充放電による切り換えにと
もなう遅れはほとんどない。またトランジスタ３
〜５のコレクタは接地および仮想接地でありこれ
らトランジスタのコレクタの寄生容量による切り
換えにともなう遅れもほとんどない。その他トラ
ンジスタ３〜５のベースの寄生容量による切り換
えにともなう遅れは抵抗１６〜１８および電流源
１４の電流値を適節化することで少なく出来る。

第５図に記述した本発明の回路と、従来の差動
対トランジスタ２段直列接続した場合とを比較す
ると、約f_T1300MHz（at Ic＝100μA）のNPNト
ランジスタを用い、3μAの電流源を切り換えた場
合、90％の電流を切り換えるまでに所要される時
間は従来回路で110ns、本発明で10nsとなり本発
明では、約1/11に短縮出来た。

〔発明の効果〕

本発明によれば、切り換え時間が短くかく出来
るので、複数の情報を再生するデイジタル記録信
号再生装置において、高速にデータを再生した
り、忠実にデータを再生したり出来る効果があ
る。

【図面の簡単な説明】

第１図はデイジタル記録信号再生装置のブロツ
ク図、第２図は従来のデイジタル信号再生装置を
示す図、第３図は第２図の一部を取り出して書い
た拡大図、第４図は本発明の概要を示す図、第５
図は本発明の一実施例の回路図である。 １…スイツチ、２…ロジツク、３，４，５，
６，７，８，９，１０，１１，１２，１３…トラ
ンジスタ、１４，１３０…電流源。

Claims (1)

1. 【特許請求の範囲】 １ 定電流源と、 エミツタが定電流源に共通に接続された第１、
   第２、第３のトランジスタと、 第１、第２のトランジスタのコレクタにそれぞ
   れ接続され、上記定電流源からの電流を利用す
   る、第１、第２の電流利用回路と、 第３のトランジスタのコレクタを、電流を捨て
   るべき個所に接続する手段と、 ２値信号が入力される第１、第２の入力端子を
   有し、第１、第２の入力端子に供給される２値信
   号の組合せにより、上記第１、第２、第３のトラ
   ンジスタの１つを選択して、選択されたトランジ
   スタにこれをオンさせるベースバイアスを与える
   選択駆動回路とからなり、 第１、第２、第３のトランジスタのエミツタが
   共通に電流源に接続されることによりこれらトラ
   ンジスタ間での切換選択が高速に行なわれる ことを特徴とする電流切変回路。 ２ 上記第１、第２、第３のトランジスタの各ベ
   ースには抵抗とダイオードからなるベースバイア
   ス回路がそれぞれ設けられ、各抵抗の値はほぼ同
   一であることを特徴とする特許請求の範囲第１項
   記載の電流切変回路。 ３ 上記選択駆動回路は、 他の電流源と、 他の電流源にエミツタが共通に接続された第
   ４、第５、第６のトランジスタと、 第４、第５、第６のトランジスタのコレクタ
   を、第１、第２、第３のトランジスタのベースに
   それぞれ接続する第１、第２、第３のベースバイ
   アス回路とからなり、 上記第４、第５、第６のトランジスタは、これ
   らトランジスタのうちいずれか１つがオン状態と
   なるように、第１、第２の入力端子に供給される
   ２値信号によつて、オン、オフが制御される、 ことを特徴とする特許請求の範囲第１項記載の電
   流切変回路。