JPH03154132A - インサーキットエミュレータ - Google Patents
インサーキットエミュレータInfo
- Publication number
- JPH03154132A JPH03154132A JP1292781A JP29278189A JPH03154132A JP H03154132 A JPH03154132 A JP H03154132A JP 1292781 A JP1292781 A JP 1292781A JP 29278189 A JP29278189 A JP 29278189A JP H03154132 A JPH03154132 A JP H03154132A
- Authority
- JP
- Japan
- Prior art keywords
- program
- output
- result
- circuit emulator
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
この発明は、マイクロコンピュータで実行されるプログ
ラムを開発する場合等に用いるインサーキットエミュレ
ータに関する。
ラムを開発する場合等に用いるインサーキットエミュレ
ータに関する。
〔発明の概要Ｊ
この発明は、マイクロコンピュータで実行されるプログ
ラムを開発する場合等に用いるインサーキットエミュレ
ータにおいて、プログラム実行により期待される出力結
果を、あらかじめ記憶する記憶装置と該記憶装置の内容
と、プログラム実行による実際の出力結果を比較する手
段と、該比較結果により、プログラム実行の制御や、装
置の制［卸を行う手段とを備えることにより、該インサ
ーキットエミュレータを用いた、マイクロコンピュータ
で実行されるプログラムの、開発効率が向上するように
したものである。
ラムを開発する場合等に用いるインサーキットエミュレ
ータにおいて、プログラム実行により期待される出力結
果を、あらかじめ記憶する記憶装置と該記憶装置の内容
と、プログラム実行による実際の出力結果を比較する手
段と、該比較結果により、プログラム実行の制御や、装
置の制［卸を行う手段とを備えることにより、該インサ
ーキットエミュレータを用いた、マイクロコンピュータ
で実行されるプログラムの、開発効率が向上するように
したものである。
〔従来の技術］
従来、第２図に示す様に、インサーキットエミュレータ
用ＣＰＵ９と、この出力信号であるプログラムアドレス
１３と、これによりアドレッシングされ、プログラムデ
ータ１４を出力するプログラムメモリ１０とでプログラ
ム実行を可能とし、また、プログラムアドレス１３と、
あらかじめ停止すべきプログラムアドレスの値を記憶す
る記憶装置１１の出力信号１５を比較する比較装置１２
と、該比較結果の出力信号１６が接続され、インサーキ
ットエミュレータ用ＣＰＵ９ヘプログラム実行の停止を
指示する信号１７を出力する停止装置４とで構成される
インサーキットエミュレータが知られていた。
用ＣＰＵ９と、この出力信号であるプログラムアドレス
１３と、これによりアドレッシングされ、プログラムデ
ータ１４を出力するプログラムメモリ１０とでプログラ
ム実行を可能とし、また、プログラムアドレス１３と、
あらかじめ停止すべきプログラムアドレスの値を記憶す
る記憶装置１１の出力信号１５を比較する比較装置１２
と、該比較結果の出力信号１６が接続され、インサーキ
ットエミュレータ用ＣＰＵ９ヘプログラム実行の停止を
指示する信号１７を出力する停止装置４とで構成される
インサーキットエミュレータが知られていた。
［発明が解決しようとする課題］
しかし、従来の技術の第２図に示す構成の、インサーキ
ットエミュレータは、プログラム実行による実際の出力
結果が、期待される出力結果と異なっていても、これを
検知する事が困難であるという欠点があった。
ットエミュレータは、プログラム実行による実際の出力
結果が、期待される出力結果と異なっていても、これを
検知する事が困難であるという欠点があった。
〔課題を解決するための手段］
上記問題点を解決する−ために、この発明は、第１図に
示すように、プログラム実行により期待される出力結果
と、プログラム実行による実際の出力結果を比較し、該
比較結果により、プログラム実行の制御や、装置の制御
を行う事が可能な構成とするようにした。
示すように、プログラム実行により期待される出力結果
と、プログラム実行による実際の出力結果を比較し、該
比較結果により、プログラム実行の制御や、装置の制御
を行う事が可能な構成とするようにした。
［作用］
第１図に示すように、プログラム実行により期待される
出力結果と、プログラム実行による実際の出力結果を比
較し、該比較結果により、プログラム実行の制御や、装
置の制御を行う事が可能な構成としたインサーキットエ
ミュレータは、プログラム実行による実際の出力結果が
、期待される出力結果と異なった場合の検出が容易であ
るため該インサーキットエミュレータを用いた、プログ
ラムの開発効率が向上する。
出力結果と、プログラム実行による実際の出力結果を比
較し、該比較結果により、プログラム実行の制御や、装
置の制御を行う事が可能な構成としたインサーキットエ
ミュレータは、プログラム実行による実際の出力結果が
、期待される出力結果と異なった場合の検出が容易であ
るため該インサーキットエミュレータを用いた、プログ
ラムの開発効率が向上する。
〔実施例１
以下に、この発明の実施例を図面にもとづいて説明する
。第１図は、インサーキットエミュレータの構成図であ
る。第１図において、従来のインサーキットエミュレー
タ１８に、プログラム実行により期待される出力結果を
、あらかじめ記憶する記憶装置ｌと、これを制御する信
号６を出力する装置２と、プログラム実行により期待さ
れる出力結果を、あらかじめ記憶する記憶装置の出力信
号７と、プログラムアドレス１３とを比較する比較装置
３が追加される。なお、制御Ｉ装置２は、インサーキッ
トエミュレータ用ＣＰＵ９と制御信号５で接続され、比
較装置３の出力信号８は、停止装置４と接続される。
。第１図は、インサーキットエミュレータの構成図であ
る。第１図において、従来のインサーキットエミュレー
タ１８に、プログラム実行により期待される出力結果を
、あらかじめ記憶する記憶装置ｌと、これを制御する信
号６を出力する装置２と、プログラム実行により期待さ
れる出力結果を、あらかじめ記憶する記憶装置の出力信
号７と、プログラムアドレス１３とを比較する比較装置
３が追加される。なお、制御Ｉ装置２は、インサーキッ
トエミュレータ用ＣＰＵ９と制御信号５で接続され、比
較装置３の出力信号８は、停止装置４と接続される。
以下に、この発明のさらに詳細な実施例を、第３図、第
４図にもとづいて説明する。第３図は、インサーキット
エミュレータの図である。第３図は、第１図を詳細に表
わしている。第３図において、プログラムメモリ１ｏは
、第４図の様なプログラムが格納されているものとする
。該プログラムを０番地から実行すると、プログラムア
ドレス１３の値は、０、ｌ、２．３．４．０．１．２・
・・となる事が期待される。この期待される出力結果を
、記憶装置ｌへあらかじめ記憶しておく。
４図にもとづいて説明する。第３図は、インサーキット
エミュレータの図である。第３図は、第１図を詳細に表
わしている。第３図において、プログラムメモリ１ｏは
、第４図の様なプログラムが格納されているものとする
。該プログラムを０番地から実行すると、プログラムア
ドレス１３の値は、０、ｌ、２．３．４．０．１．２・
・・となる事が期待される。この期待される出力結果を
、記憶装置ｌへあらかじめ記憶しておく。
記憶装置１のアドレス１９に対する、おのおのの内容２
０が、該期待される出力結果である。
０が、該期待される出力結果である。
記憶装置ｌのアドレスは、制御装置２の出力信号６によ
りアドレッシングされる。制御装置２は、プログラムが
１ステップ実行すると、その内容が１増加するアップカ
ウンタ等で構成する。カウントのためのパルス５はイン
サーキットエミュレータ用ＣＰＵ９から出力される。
りアドレッシングされる。制御装置２は、プログラムが
１ステップ実行すると、その内容が１増加するアップカ
ウンタ等で構成する。カウントのためのパルス５はイン
サーキットエミュレータ用ＣＰＵ９から出力される。
比較装置３は、記憶装置ｌの出力信号７と、プログラム
アドレス１３を比較する。該比較回路の出力信号８は、
従来のインサーキットエミュレータの比較装置１２の出
力信号１６とともに、停止装置４に入力される。停止装
置４と、実行の停止を指示する信号１７をインサーキッ
トエミュレータ用ＣＰＵ９へ出力する。
アドレス１３を比較する。該比較回路の出力信号８は、
従来のインサーキットエミュレータの比較装置１２の出
力信号１６とともに、停止装置４に入力される。停止装
置４と、実行の停止を指示する信号１７をインサーキッ
トエミュレータ用ＣＰＵ９へ出力する。
この様に構成された第３図に示すインサーキットエミュ
レータにおいて、プログラムの内容に誤りがあり、該プ
ログラムを実行させ、実際に出力されたプログラムアド
レス１３の値と、記憶装置ｌにあらかじめ記憶した、期
待される出力結果とが、異なると、インサーキットエミ
ュレータ用ＣＰＵ９へ、プログラム実行の停止を指示す
る信号１７が出力され、プログラム実行が停止する。
レータにおいて、プログラムの内容に誤りがあり、該プ
ログラムを実行させ、実際に出力されたプログラムアド
レス１３の値と、記憶装置ｌにあらかじめ記憶した、期
待される出力結果とが、異なると、インサーキットエミ
ュレータ用ＣＰＵ９へ、プログラム実行の停止を指示す
る信号１７が出力され、プログラム実行が停止する。
以上説明したように、この発明のインサーキットエミュ
ータは、マイクロコンピュータで実行されるプログラム
を開発する場合等で、プログラム実行による実際の出力
結果が、期待される出力結果と異なった場合の検出が容
易であり、プログラムの開発効率が向上する効果がある
。
ータは、マイクロコンピュータで実行されるプログラム
を開発する場合等で、プログラム実行による実際の出力
結果が、期待される出力結果と異なった場合の検出が容
易であり、プログラムの開発効率が向上する効果がある
。
第１図は、この発明にかかるインサーキットエミュレー
タの構成図、第２図は、従来のインサーキットエミュレ
ータの構成図、第３図は、第１図を詳細に表わした、こ
の発明にかかるインサーキットエミュレータ図、第４図
は、１例として、プログラムメモリの内容の図である。 １１ ・ １２ ・ ｌ ５ ・ ｌ ６ ・ ・記憶装置 ・記憶装置の制御装置 ・比較装置 停止装置 ・カウントパルス ・制御装置の出力信号 ・記憶装置の出力信号 ・比較装置の出力信号 ・インサーキットエミュレータ 用ＣＰＵ 第１図 第２図 ・プログラムメモリ ・プログラムアドレス ・プログラムデータ ・プログラム実行停止信号 ・従来のインサーキットエミユ レータ １９・・・・・・記憶装置のアドレス ２０・・・・・・記憶装置の内容 以上
タの構成図、第２図は、従来のインサーキットエミュレ
ータの構成図、第３図は、第１図を詳細に表わした、こ
の発明にかかるインサーキットエミュレータ図、第４図
は、１例として、プログラムメモリの内容の図である。 １１ ・ １２ ・ ｌ ５ ・ ｌ ６ ・ ・記憶装置 ・記憶装置の制御装置 ・比較装置 停止装置 ・カウントパルス ・制御装置の出力信号 ・記憶装置の出力信号 ・比較装置の出力信号 ・インサーキットエミュレータ 用ＣＰＵ 第１図 第２図 ・プログラムメモリ ・プログラムアドレス ・プログラムデータ ・プログラム実行停止信号 ・従来のインサーキットエミユ レータ １９・・・・・・記憶装置のアドレス ２０・・・・・・記憶装置の内容 以上
Claims (1)
- プログラム実行により期待される出力結果を、あらか
じめ記憶する記憶装置を有し、該記憶装置の内容と、プ
ログラム実行による実際の出力結果を比較する手段を有
し、該比較結果により、プログラム実行の制御や、装置
の制御を行う手段とを備えた事を特徴とするインサーキ
ットエミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1292781A JPH03154132A (ja) | 1989-11-10 | 1989-11-10 | インサーキットエミュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1292781A JPH03154132A (ja) | 1989-11-10 | 1989-11-10 | インサーキットエミュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03154132A true JPH03154132A (ja) | 1991-07-02 |
Family
ID=17786253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1292781A Pending JPH03154132A (ja) | 1989-11-10 | 1989-11-10 | インサーキットエミュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03154132A (ja) |
-
1989
- 1989-11-10 JP JP1292781A patent/JPH03154132A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03154132A (ja) | インサーキットエミュレータ | |
| EP4040294A1 (en) | Process scheduling method and apparatus of vision software | |
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| JPS62145426A (ja) | マイクロプログラム処理装置 | |
| JPS61240341A (ja) | マイクロプログラム制御装置 | |
| SU1418719A1 (ru) | Устройство дл контрол программ | |
| KR950005523B1 (ko) | 프로그램어블 로직 콘트롤러의 스텝 런 처리방법 | |
| JPH01121950A (ja) | トレース機能付マイクロプロセッサ | |
| JPS6356742A (ja) | 割込要求信号発生回路 | |
| JPS63163543A (ja) | 情報処理装置 | |
| JPH01201762A (ja) | マイクロコンピュータ | |
| JPS6476236A (en) | Simulator device with pseudo-operating function of input/ output device | |
| JPH0240734A (ja) | プログラム開発支援装置 | |
| JPH04306741A (ja) | 未定義変数検出装置 | |
| JPH01230145A (ja) | マイクロプログラム制御装置 | |
| JPH06175883A (ja) | プログラムデバッグ装置 | |
| JPH04344947A (ja) | プログラム制御装置 | |
| JPH04310138A (ja) | データ伝送装置のデバッグ方法 | |
| JPH01261741A (ja) | Ｆａコントローラ | |
| JPH01142948A (ja) | マイクロコンピュータのシンボリックデバッガ | |
| JPH04284544A (ja) | マイクロコントローラ | |
| JPS5739455A (en) | Program debug device | |
| JPS61221943A (ja) | 演算処理装置 | |
| JPH02307125A (ja) | Ｃｐｕ誤動作検出方式 | |
| JPH02242442A (ja) | プログラムデバッグ方式 |