JPH0628315B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0628315B2 JPH0628315B2 JP59270884A JP27088484A JPH0628315B2 JP H0628315 B2 JPH0628315 B2 JP H0628315B2 JP 59270884 A JP59270884 A JP 59270884A JP 27088484 A JP27088484 A JP 27088484A JP H0628315 B2 JPH0628315 B2 JP H0628315B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio
- semiconductor device
- refractory metal
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/412—Deposition of metallic or metal-silicide materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/44—Conductive materials thereof
- H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
- H10W20/4437—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a transition metal
- H10W20/4441—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a transition metal the principal metal being a refractory metal
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体装置に関し、詳しくは、高融点金属
（Ｗ，Ｍｏ，Ｔｉ，Ｔａなど）膜からなる電極・配線と
その下の絶縁膜との間の接着性、およびイオン打ち込み
におけるマスク性がすぐれた半導体装置に関する。
（Ｗ，Ｍｏ，Ｔｉ，Ｔａなど）膜からなる電極・配線と
その下の絶縁膜との間の接着性、およびイオン打ち込み
におけるマスク性がすぐれた半導体装置に関する。
周知のように、従来、半導体装置において高融点金属を
用いた電極・配線は使用されているが、イオン打込みあ
るいは不純物拡散のマスク性に劣るという欠点があつ
た。また、ＳｉＯ２などの絶縁膜上に高融点金属を被着
した場合、ＳｉＯ２との接着性が悪いという欠点があつ
た。特に、高融点金属をＣＶＤ（Chemical Vapor Depos
ition）法でＳｉＯ２膜上に被着した場合、ＳｉＯ２と
の接着性が著しく劣るという欠点があつた。なお、本発
明に関連する公知技術として、例えば特願昭53−134139
号，特願昭55-34463号，特願昭56−71977 号等が挙げら
れる。いずれもＳｉＯ２膜をイオン打込みの際のマスク
向上に用いている技術に関するものである。
用いた電極・配線は使用されているが、イオン打込みあ
るいは不純物拡散のマスク性に劣るという欠点があつ
た。また、ＳｉＯ２などの絶縁膜上に高融点金属を被着
した場合、ＳｉＯ２との接着性が悪いという欠点があつ
た。特に、高融点金属をＣＶＤ（Chemical Vapor Depos
ition）法でＳｉＯ２膜上に被着した場合、ＳｉＯ２と
の接着性が著しく劣るという欠点があつた。なお、本発
明に関連する公知技術として、例えば特願昭53−134139
号，特願昭55-34463号，特願昭56−71977 号等が挙げら
れる。いずれもＳｉＯ２膜をイオン打込みの際のマスク
向上に用いている技術に関するものである。
本発明の目的は、従来技術での上記した問題を解決し、
高融点金属を用いた安定な電極・配線を絶縁膜上に形成
することができる半導体装置を提供することにある。
高融点金属を用いた安定な電極・配線を絶縁膜上に形成
することができる半導体装置を提供することにある。
本発明の特徴は、上記目的を達成するために、酸化シリ
コンを１ｐｐｍ以上４０％以上含む高融点金属を電極・
配線として用いることにある。
コンを１ｐｐｍ以上４０％以上含む高融点金属を電極・
配線として用いることにある。
すなわち、高融点金属中に酸化シリコンを混入させる
と、金属の柱状結晶状の成長は抑えられ、酸化シリコン
自体もイオンの阻止能が大きいので、イオン打込みある
いは不純物拡散におけるマスク性が向上する。また、特
にＣＶＤ法でＳｉＯ２などの絶縁膜上に、直接上記の高
融点金属を被着する場合には、高融点金属自体とＳｉＯ
２との接着性は弱いが、被着膜中の酸化シリコンと絶縁
膜との接着性は良いので、被着膜中に酸化シリコンを含
有させることによりＳｉＯ２などの絶縁膜との接着性は
向上する。
と、金属の柱状結晶状の成長は抑えられ、酸化シリコン
自体もイオンの阻止能が大きいので、イオン打込みある
いは不純物拡散におけるマスク性が向上する。また、特
にＣＶＤ法でＳｉＯ２などの絶縁膜上に、直接上記の高
融点金属を被着する場合には、高融点金属自体とＳｉＯ
２との接着性は弱いが、被着膜中の酸化シリコンと絶縁
膜との接着性は良いので、被着膜中に酸化シリコンを含
有させることによりＳｉＯ２などの絶縁膜との接着性は
向上する。
実施例１ 第１図に、本発明の第１の実施例説明用の断面図を示
す。Ｓｉ結晶基板１上に、厚さ２０ｎｍのゲートＳｉＯ
２膜２（予め、フイールドＳｉＯ２）膜２′を形成す
る。）を形成した後、ＣＶＤ法でＳｉを重量比にして0.
5 ％程含む厚さ３００ｎｍのＷ（タングステン）膜３を
被着した。Ｗ膜３の形成条件は、基板温度３５０℃、ガ
ス流量はそれぞれＷＦ６＝２０cc／min ，ＳｉＨ４＝４
cc／min ，Ｈ２＝２／min ，トータル圧力＝0.7 To
rr，デポジシヨン（析出）時間＝２０min であつた。次
に、Ｈ2Ｏを５％含むＨ２中で９００℃，２０分間加熱
して、Ｗ膜３中のＳｉをＳｉＯ２に変化させた。この結
果、Ｗ膜３中のＳｉＯ２含有率は重量比にして１％程に
なつた。Ｈ２／Ｈ2Ｏ雰囲気中での熱処理によりＷを酸
化することなしにＳｉだけを酸化させることができる。
なお、ゲート周辺部の酸化膜の厚さも熱処理前に比べて
１０ｎｍ程度増加した。この熱処理によつて、Ｗ膜３と
下層のＳｉＯ２膜２との接着性は良好なものになつた。
ＷＦ６とＨ２を用いた通常のＣＶＤ法では得られたＷ膜
にＳｉＯ２は含まれず、Ｗ膜とその下層のＳｉＯ２膜と
の接着力が極めて弱く、Ｗ膜が被着できない場合もある
が、本実施例では良好に被着できた。なお、Ｗ膜３中の
ＳｉＯ２が１ｐｐｍより少ない場合には、接着性の向上
が見られなかつた。ＷにＳｉを混入する時、電極・配線
として実用性のあるＳｉの量は重量比にしてほぼ２５％
までであつて、これより多いＳｉを含むと電気抵抗の増
大が著しい。上記の重量比にして２５％のＳｉを含有す
るＷＳｉ２中のＳｉをすべてＳｉＯ２に変えた場合の、
ＳｉＯ２の含有量は重量比で４０％であり、ＳｉＯ２の
含有量は４０％以下とすることが好ましい。次いで、周
知のＣＶＤ法を用いて、厚さ約５０ｎｍのリンガラス
（ＰＳＧ）膜を形成した後、リンガラス膜４とＷ膜３の
二層膜を、第１図（ａ）に示す電極パターンにトライエ
ツチングによつてパターニングした。
す。Ｓｉ結晶基板１上に、厚さ２０ｎｍのゲートＳｉＯ
２膜２（予め、フイールドＳｉＯ２）膜２′を形成す
る。）を形成した後、ＣＶＤ法でＳｉを重量比にして0.
5 ％程含む厚さ３００ｎｍのＷ（タングステン）膜３を
被着した。Ｗ膜３の形成条件は、基板温度３５０℃、ガ
ス流量はそれぞれＷＦ６＝２０cc／min ，ＳｉＨ４＝４
cc／min ，Ｈ２＝２／min ，トータル圧力＝0.7 To
rr，デポジシヨン（析出）時間＝２０min であつた。次
に、Ｈ2Ｏを５％含むＨ２中で９００℃，２０分間加熱
して、Ｗ膜３中のＳｉをＳｉＯ２に変化させた。この結
果、Ｗ膜３中のＳｉＯ２含有率は重量比にして１％程に
なつた。Ｈ２／Ｈ2Ｏ雰囲気中での熱処理によりＷを酸
化することなしにＳｉだけを酸化させることができる。
なお、ゲート周辺部の酸化膜の厚さも熱処理前に比べて
１０ｎｍ程度増加した。この熱処理によつて、Ｗ膜３と
下層のＳｉＯ２膜２との接着性は良好なものになつた。
ＷＦ６とＨ２を用いた通常のＣＶＤ法では得られたＷ膜
にＳｉＯ２は含まれず、Ｗ膜とその下層のＳｉＯ２膜と
の接着力が極めて弱く、Ｗ膜が被着できない場合もある
が、本実施例では良好に被着できた。なお、Ｗ膜３中の
ＳｉＯ２が１ｐｐｍより少ない場合には、接着性の向上
が見られなかつた。ＷにＳｉを混入する時、電極・配線
として実用性のあるＳｉの量は重量比にしてほぼ２５％
までであつて、これより多いＳｉを含むと電気抵抗の増
大が著しい。上記の重量比にして２５％のＳｉを含有す
るＷＳｉ２中のＳｉをすべてＳｉＯ２に変えた場合の、
ＳｉＯ２の含有量は重量比で４０％であり、ＳｉＯ２の
含有量は４０％以下とすることが好ましい。次いで、周
知のＣＶＤ法を用いて、厚さ約５０ｎｍのリンガラス
（ＰＳＧ）膜を形成した後、リンガラス膜４とＷ膜３の
二層膜を、第１図（ａ）に示す電極パターンにトライエ
ツチングによつてパターニングした。
次いで、この二層膜の電極パターンをマスクとして、Ａ
ｓを加速エネルギー８０keV ，密度５×１０15cm-2の条
件でイオン打込みした後、Ｎ２雰囲気中で９００℃，２
０分間，加熱してソース領域・ドレイン領域５を形成た
〔第１図（ｂ）〕。この場合のリンガラス膜４は、イオ
ン打込みに対するＷ膜３のマスク性を補強するために用
いるものである。
ｓを加速エネルギー８０keV ，密度５×１０15cm-2の条
件でイオン打込みした後、Ｎ２雰囲気中で９００℃，２
０分間，加熱してソース領域・ドレイン領域５を形成た
〔第１図（ｂ）〕。この場合のリンガラス膜４は、イオ
ン打込みに対するＷ膜３のマスク性を補強するために用
いるものである。
次いで、第１図（ｃ）に示すように、リンガラス膜４′
を５００ｎｍの厚さにＣＶＤ法で形成し、通常のフオト
レジスタ工程の後、ソース・ドレイン領域５上に、ドラ
イエツチングによつてコンタクト穴を形成し、Ａｌ配線
６を形成した。このようにして作製したＭＯＳ電界効果
トランジスタは、良好な電気特性を示した。
を５００ｎｍの厚さにＣＶＤ法で形成し、通常のフオト
レジスタ工程の後、ソース・ドレイン領域５上に、ドラ
イエツチングによつてコンタクト穴を形成し、Ａｌ配線
６を形成した。このようにして作製したＭＯＳ電界効果
トランジスタは、良好な電気特性を示した。
実施例２ 本発明の第２の実施例を第２図に示す。熱酸化して表面
にＳｉＯ２膜を形成したＳｉウエハを用い、ＳｉＯ２膜
上に厚さ３００ｎｍの、Ｓｉを含むＷ膜をＣＶＤ法によ
り形成した。Ｗ膜中のＳｉ含有率は重量比で約３％であ
り、このＳｉがすべてＳｉＯ２に変わると重量比にして
約６％になる。この試料を、Ｈ2Ｏを３％含むＨ２（Ｈ
２／Ｈ2Ｏ雰囲気）中で各熱温度をそれぞれ５００，６
００，７００，８００，９００，1000℃で３０分間加熱
した後、得られたＷ膜と下層のＳｉＯ２膜との接着性を
調べた。接着強度は、最上層のＷ膜に治具を接着させた
後、治具を引き上げ、Ｗ膜がＳｉＯ２膜との界面から剥
離する力を測定して評価した。得られた結果を表にして
第２図に示した。本実験に用いた測定限界の力（＝７kg
／cm２）で剥離しなかつた場合を接着力が良好であると
して第２図に○印で示した。Ｈ２／Ｈ2Ｏ雰囲気中で熱
処理を行なったのは、第１の実施例と同じように、Ｗを
酸化させることなく、Ｗ中のＳｉを酸化させるためであ
る。
にＳｉＯ２膜を形成したＳｉウエハを用い、ＳｉＯ２膜
上に厚さ３００ｎｍの、Ｓｉを含むＷ膜をＣＶＤ法によ
り形成した。Ｗ膜中のＳｉ含有率は重量比で約３％であ
り、このＳｉがすべてＳｉＯ２に変わると重量比にして
約６％になる。この試料を、Ｈ2Ｏを３％含むＨ２（Ｈ
２／Ｈ2Ｏ雰囲気）中で各熱温度をそれぞれ５００，６
００，７００，８００，９００，1000℃で３０分間加熱
した後、得られたＷ膜と下層のＳｉＯ２膜との接着性を
調べた。接着強度は、最上層のＷ膜に治具を接着させた
後、治具を引き上げ、Ｗ膜がＳｉＯ２膜との界面から剥
離する力を測定して評価した。得られた結果を表にして
第２図に示した。本実験に用いた測定限界の力（＝７kg
／cm２）で剥離しなかつた場合を接着力が良好であると
して第２図に○印で示した。Ｈ２／Ｈ2Ｏ雰囲気中で熱
処理を行なったのは、第１の実施例と同じように、Ｗを
酸化させることなく、Ｗ中のＳｉを酸化させるためであ
る。
剥離しＷ膜の剥離側の表面を、Ｘ線光電子分光法によつ
て分析すると、加熱前の試料、５００℃，６００℃の加
熱試料の場合、検出されたＳｉ信号より、Ｗ／ＳｉＯ２
界面のＳｉが十分に酸化していないことが判つた。ま
た、７００℃以上に加熱した試料のＷ膜を表面から過酸
化水素水でＷをエツチングしながら、Ｗ膜中のＳｉを分
析した。その結果、Ｗ膜中のＳｉはすべて酸化してお
り、特に界面付近に多量の酸化したＳｉが検出された。
従つて、Ｗ中（特に界面付近）のＳｉＯ２が接着性の向
上に寄与していることが判つた。
て分析すると、加熱前の試料、５００℃，６００℃の加
熱試料の場合、検出されたＳｉ信号より、Ｗ／ＳｉＯ２
界面のＳｉが十分に酸化していないことが判つた。ま
た、７００℃以上に加熱した試料のＷ膜を表面から過酸
化水素水でＷをエツチングしながら、Ｗ膜中のＳｉを分
析した。その結果、Ｗ膜中のＳｉはすべて酸化してお
り、特に界面付近に多量の酸化したＳｉが検出された。
従つて、Ｗ中（特に界面付近）のＳｉＯ２が接着性の向
上に寄与していることが判つた。
また、1000℃，３０分間加熱後の試料のＷ膜のシート抵
抗を測定した結果は、0.5 Ω／□であつて、この値は純
粋なＷ膜の値に比べて１０％以下の上昇である。一般
に、Ｗ中にＳｉを混入させると抵抗値が増大するが、本
実施例ではＷ中のＳｉがすべてＳｉＯ２に変わつている
ため抵抗値増大が抑制されたと考えられる。
抗を測定した結果は、0.5 Ω／□であつて、この値は純
粋なＷ膜の値に比べて１０％以下の上昇である。一般
に、Ｗ中にＳｉを混入させると抵抗値が増大するが、本
実施例ではＷ中のＳｉがすべてＳｉＯ２に変わつている
ため抵抗値増大が抑制されたと考えられる。
実施例３ Ｓｉウエハを熱酸化させて、表面に厚さ５０ｎｍのＳｉ
Ｏ２膜を形成し、このＳｉＯ２膜上に、ＳｉＯ２を含む
Ｗ膜をＣＶＤ法で形成した。膜の形成条件は、基板温度
３５０℃、使用ガス条件はそれぞれＷＦ６＝２０cc／mi
n ，ＳｉＨ４＝４cc／min ，Ｈ２＝２／min （ここま
では実施例１と同じ）、Ｏ２＝0.1 cc／min、デポジシ
ヨン時間は１０分間であつた。得られたＷ膜は、厚さ約
１００ｎｍで、膜中に数％のＳｉＯ２を含有し、下層の
ＳｉＯ２膜への接着性は良好であつた。この例で見るよ
うに、Ｗ膜中にＳｉＯ２を混入させる方法としては、実
施例１のようにＷ膜中にＳｉを混入させた後、熱処理に
よつてＳｉＯ２を形成する方法と、本実施例のようにＷ
膜形成と同時にＳｉＯ２を混入させる方法とがある。
Ｏ２膜を形成し、このＳｉＯ２膜上に、ＳｉＯ２を含む
Ｗ膜をＣＶＤ法で形成した。膜の形成条件は、基板温度
３５０℃、使用ガス条件はそれぞれＷＦ６＝２０cc／mi
n ，ＳｉＨ４＝４cc／min ，Ｈ２＝２／min （ここま
では実施例１と同じ）、Ｏ２＝0.1 cc／min、デポジシ
ヨン時間は１０分間であつた。得られたＷ膜は、厚さ約
１００ｎｍで、膜中に数％のＳｉＯ２を含有し、下層の
ＳｉＯ２膜への接着性は良好であつた。この例で見るよ
うに、Ｗ膜中にＳｉＯ２を混入させる方法としては、実
施例１のようにＷ膜中にＳｉを混入させた後、熱処理に
よつてＳｉＯ２を形成する方法と、本実施例のようにＷ
膜形成と同時にＳｉＯ２を混入させる方法とがある。
実施例４ 第３図に本発明の第４の実施例を示す。Ｓｉ結晶基板１
上に熱酸化によつてＳｉＯ２膜２を厚さ２０ｎｍ形成し
た後、ＳｉＯ２を１０％程度含むＭｏ膜７を、同時スパ
ツタリングによつて厚さ約３５０ｎｍ形成し、通常のフ
オトレジスト工程によつて、電極パターンにパターニン
グし、ＭＯＳダイオードを形成した。次いで、Ａｓを６
０keV ，５×１０15cm-2の条件で、Ｍｏ電極をマスクと
してイオン打込みを行なつた後、Ｃ−Ｖ（容量対ゲート
印加電圧）特性曲線を測定した。測定結果のＣ−Ｖ曲線
は正常であった。ＳｉＯ２を含まないＭｏ電極の場合
は、イオンのつき抜けが起こり、正常なＣ−Ｖ曲線が観
察されなかつた。本実施例で見るように、Ｍｏ中にＳｉ
Ｏ２を混入させることで、イオンのつき抜けが防止でき
ることが判る。
上に熱酸化によつてＳｉＯ２膜２を厚さ２０ｎｍ形成し
た後、ＳｉＯ２を１０％程度含むＭｏ膜７を、同時スパ
ツタリングによつて厚さ約３５０ｎｍ形成し、通常のフ
オトレジスト工程によつて、電極パターンにパターニン
グし、ＭＯＳダイオードを形成した。次いで、Ａｓを６
０keV ，５×１０15cm-2の条件で、Ｍｏ電極をマスクと
してイオン打込みを行なつた後、Ｃ−Ｖ（容量対ゲート
印加電圧）特性曲線を測定した。測定結果のＣ−Ｖ曲線
は正常であった。ＳｉＯ２を含まないＭｏ電極の場合
は、イオンのつき抜けが起こり、正常なＣ−Ｖ曲線が観
察されなかつた。本実施例で見るように、Ｍｏ中にＳｉ
Ｏ２を混入させることで、イオンのつき抜けが防止でき
ることが判る。
本発明によれば、半導体装置において高融点金属を用い
た電極・配線の問題点であつた、イオン打込みの際のイ
オンのつき抜けを防止でき、また、従来より問題であつ
た高融点金属と絶縁膜の接着性が改良され、特に、ＣＶ
Ｄ法によるＳｉＯ２膜などの絶縁膜上への高融点金属膜
の直接形成が可能になる。なお、上記実施例では高融点
金属としてＷ，Ｍｏをとり上げたが、Ｔｉ，Ｔａ等の他
の高融点金属においても同様の効果がある。また、高融
点金属に含有させる酸化シリコンはＳｉＯ２であるとし
て説明してきたが、これはＳｉＯ２に限定されず、酸化
シリコン（ＳｉＯｘ）であれば同様の効果を生じる。
た電極・配線の問題点であつた、イオン打込みの際のイ
オンのつき抜けを防止でき、また、従来より問題であつ
た高融点金属と絶縁膜の接着性が改良され、特に、ＣＶ
Ｄ法によるＳｉＯ２膜などの絶縁膜上への高融点金属膜
の直接形成が可能になる。なお、上記実施例では高融点
金属としてＷ，Ｍｏをとり上げたが、Ｔｉ，Ｔａ等の他
の高融点金属においても同様の効果がある。また、高融
点金属に含有させる酸化シリコンはＳｉＯ２であるとし
て説明してきたが、これはＳｉＯ２に限定されず、酸化
シリコン（ＳｉＯｘ）であれば同様の効果を生じる。
本発明の、高融点金属中に酸化シリコンを混入させるこ
とは、上記の効果があり、しかも通常の半導体装置の製
造に容易に適用でき、経済性，効率の上からも優れてい
る。
とは、上記の効果があり、しかも通常の半導体装置の製
造に容易に適用でき、経済性，効率の上からも優れてい
る。
第１図は本発明の一実施例の説明用の断面図で（ａ），
（ｂ），（ｃ）は形成順を示し、第２図は実施例被着膜
とその下層膜との接着性の良否を示す図、第３図は本発
明の他の実施例説明用の断面図である。 １……Ｓｉ結晶基板、２，２′……ＳｉＯ２膜、３……
ＳｉＯ２を含むＷ膜、４……リンガラス膜、５……ソー
ス・ドレイン領域、６……Ａｌ配線、７……ＳｉＯ２を
含むＭｏ膜。
（ｂ），（ｃ）は形成順を示し、第２図は実施例被着膜
とその下層膜との接着性の良否を示す図、第３図は本発
明の他の実施例説明用の断面図である。 １……Ｓｉ結晶基板、２，２′……ＳｉＯ２膜、３……
ＳｉＯ２を含むＷ膜、４……リンガラス膜、５……ソー
ス・ドレイン領域、６……Ａｌ配線、７……ＳｉＯ２を
含むＭｏ膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/62 Ｇ 9055−4Ｍ (72)発明者 山本 直樹 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭60−72270（ＪＰ，Ａ)
Claims (3)
- 【請求項１】半導体基板と、当該半導体基板の主表面上
に形成された絶縁膜と、当該絶縁膜上に形成された所望
の形状を有する導電体膜を少なくとも具備し、当該導電
体膜は、高融点金属を主成分とし、重量比で１ｐｐｍ以
上４０％以下の酸化シリコンを含む膜であることを特徴
とする半導体装置。 - 【請求項２】上記絶縁膜は酸化シリコン膜であることを
特徴とする特許請求の範囲第１項記載の半導体装置。 - 【請求項３】上記高融点金属は、タングステン、モリブ
デン、チタンおよびタンタルからなる群から選ばれるこ
とを特徴とする特許請求の範囲第１項若しくは第２項記
載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59270884A JPH0628315B2 (ja) | 1984-12-24 | 1984-12-24 | 半導体装置 |
| US07/048,968 US4807015A (en) | 1984-12-24 | 1987-05-13 | Semiconductor device having electrodes and or interconnections of refractory metal film containing silicon oxide |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59270884A JPH0628315B2 (ja) | 1984-12-24 | 1984-12-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61150276A JPS61150276A (ja) | 1986-07-08 |
| JPH0628315B2 true JPH0628315B2 (ja) | 1994-04-13 |
Family
ID=17492303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59270884A Expired - Lifetime JPH0628315B2 (ja) | 1984-12-24 | 1984-12-24 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4807015A (ja) |
| JP (1) | JPH0628315B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697683B2 (ja) * | 1989-11-10 | 1994-11-30 | 株式会社東芝 | 半導体装置の製造方法 |
| US5763923A (en) * | 1996-08-13 | 1998-06-09 | Micron Technology, Inc. | Compound PVD target material for semiconductor metallization |
| US6180959B1 (en) | 1997-04-17 | 2001-01-30 | Hitachi, Ltd. | Static induction semiconductor device, and driving method and drive circuit thereof |
| US6642552B2 (en) * | 2001-02-02 | 2003-11-04 | Grail Semiconductor | Inductive storage capacitor |
| KR101341024B1 (ko) * | 2010-06-11 | 2013-12-13 | 엘지디스플레이 주식회사 | 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH1626071A4 (ja) * | 1971-11-09 | 1974-03-15 | ||
| US4344222A (en) * | 1979-05-21 | 1982-08-17 | Ibm Corporation | Bipolar compatible electrically alterable read-only memory |
| US4394673A (en) * | 1980-09-29 | 1983-07-19 | International Business Machines Corporation | Rare earth silicide Schottky barriers |
| US4700215A (en) * | 1981-11-19 | 1987-10-13 | Texas Instruments Incorporated | Polycide electrodes for integrated circuits |
| US4557036A (en) * | 1982-03-31 | 1985-12-10 | Nippon Telegraph & Telephone Public Corp. | Semiconductor device and process for manufacturing the same |
| JPS58199523A (ja) * | 1982-05-17 | 1983-11-19 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPS59167058A (ja) * | 1983-03-11 | 1984-09-20 | Fujitsu Ltd | 半導体装置 |
-
1984
- 1984-12-24 JP JP59270884A patent/JPH0628315B2/ja not_active Expired - Lifetime
-
1987
- 1987-05-13 US US07/048,968 patent/US4807015A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4807015A (en) | 1989-02-21 |
| JPS61150276A (ja) | 1986-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US4425700A (en) | Semiconductor device and method for manufacturing the same | |
| GB2128401A (en) | Method of manufacturing semiconductor device | |
| US4742025A (en) | Method of fabricating a semiconductor device including selective etching of a silicide layer | |
| US5705845A (en) | Semiconductor device with particular metal silicide film | |
| JPH0628315B2 (ja) | 半導体装置 | |
| EP0032042B1 (en) | An insulated gate field effect transistor | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| GB2034519A (en) | Masking procedure for semiconductor device manufacture | |
| JP2761032B2 (ja) | 半導体装置 | |
| JPS5966165A (ja) | 電極配線およびその製造方法 | |
| JP3058956B2 (ja) | 半導体装置およびその製造方法 | |
| JPS603779B2 (ja) | 半導体装置の製造方法 | |
| JPS6160580B2 (ja) | ||
| JPS6037147A (ja) | 電極配線 | |
| JPS61228661A (ja) | 半導体装置及びその製造方法 | |
| JPH06291077A (ja) | 半導体装置及びその製造方法 | |
| JPS6151941A (ja) | 電極・配線膜の製造方法 | |
| JPS62123769A (ja) | 半導体装置 | |
| JPS61224415A (ja) | 半導体装置の製造方法 | |
| JPH07147403A (ja) | 半導体装置およびその製造方法 | |
| JPH0441510B2 (ja) | ||
| JPH0527272B2 (ja) | ||
| JPH0677162A (ja) | 半導体装置とその製法 | |
| JPH02137332A (ja) | 半導体装置の製造方法 |