JPS61145859A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61145859A JPS61145859A JP59267420A JP26742084A JPS61145859A JP S61145859 A JPS61145859 A JP S61145859A JP 59267420 A JP59267420 A JP 59267420A JP 26742084 A JP26742084 A JP 26742084A JP S61145859 A JPS61145859 A JP S61145859A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor
- oxide film
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
Landscapes
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野１
この発明は半導体装置に関し、特に、５ｏｌ（３１１ｉ
ｃｏｎ ｏｎ ｌ ｎ５ＬＩＩａｔＯｒ）技術で形成さ
れた寄生容量の小さい半導体装置に関するものである。
ｃｏｎ ｏｎ ｌ ｎ５ＬＩＩａｔＯｒ）技術で形成さ
れた寄生容量の小さい半導体装置に関するものである。
［発明の技術的前［１］
従来、バイポーラＩＣ等の半導体装置を製造する場合、
一般的に、一つの導電型の半導体基板を出発材料として
該半導体基板に多数の素子を形成していた。 そのよう
なバイポーラＩＣの製造においては、各素子間を絶縁分
離するための素子間分離技術が必要であり、従来ＰＮ接
合を利用するＰＮ接合分離技術が用いられていた。
一般的に、一つの導電型の半導体基板を出発材料として
該半導体基板に多数の素子を形成していた。 そのよう
なバイポーラＩＣの製造においては、各素子間を絶縁分
離するための素子間分離技術が必要であり、従来ＰＮ接
合を利用するＰＮ接合分離技術が用いられていた。
［背景技術の問題点］
従来、バイポーラＩＣの製造工程において一般的に採用
されている素子間分離技術には次のような問題点があっ
た。
されている素子間分離技術には次のような問題点があっ
た。
■ 素子間分離用のＰＮ接合を形成するための拡散層の
形成に多大の時間及び工程を必要とする。
形成に多大の時間及び工程を必要とする。
■ 高周波用ＩＣにとっては、素子間分離用ＰＮ接合に
基因する奇生容量が大き過ぎるため高周波特性を低下さ
せる要因となっている。
基因する奇生容量が大き過ぎるため高周波特性を低下さ
せる要因となっている。
■ シリーズ集積化素子の場合、素子間分離用ＰＮ接合
などによって、いわゆる容量偏差が生じ、シリーズ集積
化素子特性の変動が生じる。
などによって、いわゆる容量偏差が生じ、シリーズ集積
化素子特性の変動が生じる。
従って素子間分離拡散を行わずに集積型半導体装置（特
にバイポーラＩＣ）を製造する方法が従来から試みられ
てきた。 そのような方法には既によく知られているＳ
Ｏ８（Ｓ １ｌｉｃｏｎ ｏｎ Ｓａｐ −ｐｈｉｒｅ
）技術もあるが、ＳＯ８技術は基板となるサファイア
が高価であって量産型半導体装置としては不適である。
にバイポーラＩＣ）を製造する方法が従来から試みられ
てきた。 そのような方法には既によく知られているＳ
Ｏ８（Ｓ １ｌｉｃｏｎ ｏｎ Ｓａｐ −ｐｈｉｒｅ
）技術もあるが、ＳＯ８技術は基板となるサファイア
が高価であって量産型半導体装置としては不適である。
一方、近年では、シリコン基板表面にシリコン酸化膜
を形成し、更にその上に単結晶シリコン層を気相成長さ
せた基板を使用する製造技術も試みられているが、まだ
実現していない。
を形成し、更にその上に単結晶シリコン層を気相成長さ
せた基板を使用する製造技術も試みられているが、まだ
実現していない。
［発明の目的］
この発明の目的は、素子間分離ＰＮ接合の拡散を行わず
、且つサファイア等の高価な材料を使用することなく、
絶縁膜接合を形成した５ｏｌ（Ｓ １ｌｉｃｏｎ ｏｎ
Ｉ ｎ５ｕｌａｔｏｒ）技術によって形成される高周
波集積化素子などの半導体装置を提供することである。
、且つサファイア等の高価な材料を使用することなく、
絶縁膜接合を形成した５ｏｌ（Ｓ １ｌｉｃｏｎ ｏｎ
Ｉ ｎ５ｕｌａｔｏｒ）技術によって形成される高周
波集積化素子などの半導体装置を提供することである。
［発明の概要］
この発明による半導体装置は、絶縁膜上に接着された半
導体基体に素子を形成して構成されるとともに絶縁膜の
接合が２接合以上形成されていることを特徴とするもの
であり、サファイア等の高価な材料を用いずにＳｏｌ技
術を利用して構成されたことを特徴とする。 具体的に
言えば、この発明は、第一の半導体基体の上に第二及び
第三の半導体基体を順次絶縁膜を介し接着するとともに
第二及び第三の半導体基体は所定の厚さに加工してＳｏ
ｌ基板を構成し、該ＳＯＩ基板を出発材料として形成さ
れた半導体装置を提供するものである。 なお、本発明
による半導体装置は４以上の半導体基体を３以上の絶縁
膜で接着させた半導体基板を出発材料としたものを含む
。
導体基体に素子を形成して構成されるとともに絶縁膜の
接合が２接合以上形成されていることを特徴とするもの
であり、サファイア等の高価な材料を用いずにＳｏｌ技
術を利用して構成されたことを特徴とする。 具体的に
言えば、この発明は、第一の半導体基体の上に第二及び
第三の半導体基体を順次絶縁膜を介し接着するとともに
第二及び第三の半導体基体は所定の厚さに加工してＳｏ
ｌ基板を構成し、該ＳＯＩ基板を出発材料として形成さ
れた半導体装置を提供するものである。 なお、本発明
による半導体装置は４以上の半導体基体を３以上の絶縁
膜で接着させた半導体基板を出発材料としたものを含む
。
この発明による半導体装置は素子間分離のための拡散を
行わずに形成することができるので、たとえば、ツイン
やクワッドのスイッチングダイオード、ショットキーダ
イオード、ＰＩＮダイオード、バリキャップダイオード
、高周波トランジスタ、及びこれらの複合集積素子等を
小型且つ高性能に形成することができ、しかも、公知の
ＳＯ８技術によるよりもはるかに安価に前記のごとき半
導体装置を製造することができる。
行わずに形成することができるので、たとえば、ツイン
やクワッドのスイッチングダイオード、ショットキーダ
イオード、ＰＩＮダイオード、バリキャップダイオード
、高周波トランジスタ、及びこれらの複合集積素子等を
小型且つ高性能に形成することができ、しかも、公知の
ＳＯ８技術によるよりもはるかに安価に前記のごとき半
導体装置を製造することができる。
［発明の実施例］
第１図は本発明の半導体装置の出発材料となるＳＯＩ型
式の半導体基板１の断面図である。 この半導体基板１
は次のようにして製造される。
式の半導体基板１の断面図である。 この半導体基板１
は次のようにして製造される。
まず、第一の半導体基体２（Ｎ型のシリコン半導体基板
）の全表面に通常の熱酸化法により第一の酸化膜３を所
望の厚さに形成させて該半導体基体２を第一の酸化膜３
で被覆する。 次に該半導体基体２の一面上の第一の酸
化膜３上にあらかじめ表面を鏡面に加工した第二の半導
体基体４（Ｎ型の３ｉ基板）を接着する。 両者の接着
方法としては、たとえば両者を機械的に圧接させた状態
で酸素雰囲気中で加熱する。 第一及び第二の半導体基
体を接着した後、第二の半導体基体４の表面を全体の厚
さが所望の厚さになるまで（通常は１００μｍ以上であ
り、接着にもその厚さが必要である）ラッピングし且つ
鏡面に加工する。 しかる後、該半導体基体４の表面に
第二の酸化膜５を形成し、予め表面を鏡面加工しておい
た第三の半導体基体６（Ｎ型Ｓ１）を前記した方法によ
り第二の酸化膜５を介して第二の半導体基体４に接着す
る（第二の酸化１１５は第三の半導体基体６に形成して
もよい）。 そして最後に第三の半導体基体６の表面を
所定の厚さになるまで鏡面に加工して半導体基板１を完
成する。
）の全表面に通常の熱酸化法により第一の酸化膜３を所
望の厚さに形成させて該半導体基体２を第一の酸化膜３
で被覆する。 次に該半導体基体２の一面上の第一の酸
化膜３上にあらかじめ表面を鏡面に加工した第二の半導
体基体４（Ｎ型の３ｉ基板）を接着する。 両者の接着
方法としては、たとえば両者を機械的に圧接させた状態
で酸素雰囲気中で加熱する。 第一及び第二の半導体基
体を接着した後、第二の半導体基体４の表面を全体の厚
さが所望の厚さになるまで（通常は１００μｍ以上であ
り、接着にもその厚さが必要である）ラッピングし且つ
鏡面に加工する。 しかる後、該半導体基体４の表面に
第二の酸化膜５を形成し、予め表面を鏡面加工しておい
た第三の半導体基体６（Ｎ型Ｓ１）を前記した方法によ
り第二の酸化膜５を介して第二の半導体基体４に接着す
る（第二の酸化１１５は第三の半導体基体６に形成して
もよい）。 そして最後に第三の半導体基体６の表面を
所定の厚さになるまで鏡面に加工して半導体基板１を完
成する。
本発明の半導体装置は前記のごとき半導体基板１を出発
材料として形成されたものであり、本実施例ではたとえ
ばツインショットキーダイオードの場合について説明す
る。
材料として形成されたものであり、本実施例ではたとえ
ばツインショットキーダイオードの場合について説明す
る。
ツインショットキーダイオードを製造する場合には、ま
ず、半導体基板１の表面の第三の半導体基体（抵抗率０
．１Ω・ＣＩ、 Ｎ型）６を公知のフォトエツチング方
法で選択蝕刻して第２図に示すように酸化１！５上に二
つの島状領域６ａを残す。
ず、半導体基板１の表面の第三の半導体基体（抵抗率０
．１Ω・ＣＩ、 Ｎ型）６を公知のフォトエツチング方
法で選択蝕刻して第２図に示すように酸化１！５上に二
つの島状領域６ａを残す。
次に熱酸化法とＣＶＤ法とによって第３図に示すように
薄い（約８０００ス）酸化膜７を形成した後、各々の島
状領域６ａの上の酸化膜７に拡散用開口を形成し、更に
該拡散用開口から該島状領域６ａ内にＮ型不純物を拡散
させることにより第４図に示すようにＮ＋型のオーミッ
クコンタクト領域８を該島状領域６ａ内に形成する。
また、拡散用開口の形成と同時にＮ型の島状領［６ａ
（すなわちショットキー接合部）上の酸化１１５１７
にもう一つの開口（すなわちショットキーコンタクト用
開口）を形成する。
薄い（約８０００ス）酸化膜７を形成した後、各々の島
状領域６ａの上の酸化膜７に拡散用開口を形成し、更に
該拡散用開口から該島状領域６ａ内にＮ型不純物を拡散
させることにより第４図に示すようにＮ＋型のオーミッ
クコンタクト領域８を該島状領域６ａ内に形成する。
また、拡散用開口の形成と同時にＮ型の島状領［６ａ
（すなわちショットキー接合部）上の酸化１１５１７
にもう一つの開口（すなわちショットキーコンタクト用
開口）を形成する。
しかる後、酸化膜７の上にショットキー接合及び配線用
金属膜９ （ＡＩ ／Ｍｏをスパッタ技術により被着さ
せた後、フォトエツチングによりショットキー電極及び
オーミック電極並びに配線を形成して素子を完成させる
。 なお、第４図にはツインショットキーダイオードチ
ップの断面図と等価回路図を示した。
金属膜９ （ＡＩ ／Ｍｏをスパッタ技術により被着さ
せた後、フォトエツチングによりショットキー電極及び
オーミック電極並びに配線を形成して素子を完成させる
。 なお、第４図にはツインショットキーダイオードチ
ップの断面図と等価回路図を示した。
前記のごとき本発明の半導体装置は従来のＰＮ接合分離
を有する半導体装置に（らべて寄生容量が１／３となり
、且つ、素子間での容量偏差が１／１０であるため、寄
生容量が小さくしかも容量偏差が少ない半導体装置が実
現でき、しかもサファイアのような高価な材料を使用せ
ずに前記のごときシリーズ集積化素子のような高性能の
＾周波用半導体装置を安価に製造することができる。
を有する半導体装置に（らべて寄生容量が１／３となり
、且つ、素子間での容量偏差が１／１０であるため、寄
生容量が小さくしかも容量偏差が少ない半導体装置が実
現でき、しかもサファイアのような高価な材料を使用せ
ずに前記のごときシリーズ集積化素子のような高性能の
＾周波用半導体装置を安価に製造することができる。
［発明の効果］
以上の実施例に示したように、本発明によれば、素子間
分離拡散などの工程を必要とせずに精密に高集積度の半
導体装置を形成することができ、また寄生容量が小ざく
、高周波特性やスイッチング特性のよい半導体装置を得
ることができる。
分離拡散などの工程を必要とせずに精密に高集積度の半
導体装置を形成することができ、また寄生容量が小ざく
、高周波特性やスイッチング特性のよい半導体装置を得
ることができる。
更に本発明によれば、サファイア等の高価な材料を使用
せずにＳＯＩ技術を利用して高性能で安価な半導体装置
が提供される。
せずにＳＯＩ技術を利用して高性能で安価な半導体装置
が提供される。
なお、前記実施例では、ツインショットキーダイオード
のみを示したが、本発明はＰＩＮダイオード、バリキャ
ップダイオード、＾周波トランジスタ、及びこれらの複
合化素子としても実現できることは勿論である。
のみを示したが、本発明はＰＩＮダイオード、バリキャ
ップダイオード、＾周波トランジスタ、及びこれらの複
合化素子としても実現できることは勿論である。
第１図は本発明の半導体装置の出発材料である半導体基
板の断面図、第２図乃至第４図は本発明の半導体装置の
一実施例の製造工程を示す断面図である。 １・・・半導体基板、 ２・・・第一の半導体基体、３
・・・第一の酸化膜、 ４・・・第二の半導体基体、５
・・・第二の酸化膜、 ６・・・第三の半導体基体、６
ａ・・・島状領域（ショットキー接合部）、 ７・・・
酸化膜、 ８・・・オーミックコンタクト領域、 ９・
・・配線用金属膜。 第１図 第２ｍ 第３図 第４図
板の断面図、第２図乃至第４図は本発明の半導体装置の
一実施例の製造工程を示す断面図である。 １・・・半導体基板、 ２・・・第一の半導体基体、３
・・・第一の酸化膜、 ４・・・第二の半導体基体、５
・・・第二の酸化膜、 ６・・・第三の半導体基体、６
ａ・・・島状領域（ショットキー接合部）、 ７・・・
酸化膜、 ８・・・オーミックコンタクト領域、 ９・
・・配線用金属膜。 第１図 第２ｍ 第３図 第４図
Claims (1)
- １ 第一の半導体基体と、該第一の半導体基体に第一の
絶縁膜を介して接着されるとともに所定の厚さに加工さ
れた第二の半導体基体と、該第二の半導体基体に第二の
絶縁膜を介して接着されるとともに所定の厚さに加工さ
れた第三の半導体基体とから構成され、所望によりさら
に絶縁膜を介して１以上の半導体基体を接着させた半導
体基板に素子を形成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59267420A JPS61145859A (ja) | 1984-12-20 | 1984-12-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59267420A JPS61145859A (ja) | 1984-12-20 | 1984-12-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61145859A true JPS61145859A (ja) | 1986-07-03 |
Family
ID=17444598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59267420A Pending JPS61145859A (ja) | 1984-12-20 | 1984-12-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61145859A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5918445B2 (ja) * | 1980-06-30 | 1984-04-27 | 山陽特殊製鋼株式会社 | ロ−ラ−ハ−ス型連続熱処理炉の操業方法 |
-
1984
- 1984-12-20 JP JP59267420A patent/JPS61145859A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5918445B2 (ja) * | 1980-06-30 | 1984-04-27 | 山陽特殊製鋼株式会社 | ロ−ラ−ハ−ス型連続熱処理炉の操業方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4888304A (en) | Method of manufacturing an soi-type semiconductor device | |
| JPS6159853A (ja) | シリコン結晶体構造 | |
| JPH01179342A (ja) | 複合半導体結晶体 | |
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| US4837177A (en) | Method of making bipolar semiconductor device having a conductive recombination layer | |
| JPH08505009A (ja) | ダイヤモンド上シリコンの回路構造物及びその製造方法 | |
| JPH01259546A (ja) | 半導体装置の製造方法 | |
| JP2653092B2 (ja) | 相補型薄膜トランジスタ及びその製造方法 | |
| JPS61145859A (ja) | 半導体装置 | |
| JPS6358817A (ja) | 複合半導体結晶体構造 | |
| JPH08195483A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPS624338A (ja) | 半導体装置の製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JP3483671B2 (ja) | 半導体装置及びその製造方法 | |
| KR0137552B1 (ko) | 쌍극자 트랜지스터의 제조방법 | |
| JPH09219493A (ja) | 抵抗素子及びこの製造方法並びにそれが集積された半導体装置 | |
| JPH084126B2 (ja) | 半導体装置の製造方法 | |
| JPS62139355A (ja) | 半導体装置 | |
| JP3133425B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02207534A (ja) | 半導体装置 | |
| JPH0789564B2 (ja) | 半導体装置の製造方法 | |
| JPS6134971A (ja) | 半導体装置 | |
| JPH0831462B2 (ja) | 半導体装置 | |
| JPH02202032A (ja) | 半導体装置及びその製造方法 | |
| JPH0467786B2 (ja) |