JPH03159178A - 容量性ショットキダイオードの製造方法 - Google Patents

容量性ショットキダイオードの製造方法

Info

Publication number
JPH03159178A
JPH03159178A JP1298333A JP29833389A JPH03159178A JP H03159178 A JPH03159178 A JP H03159178A JP 1298333 A JP1298333 A JP 1298333A JP 29833389 A JP29833389 A JP 29833389A JP H03159178 A JPH03159178 A JP H03159178A
Authority
JP
Japan
Prior art keywords
concentration layer
opening
film
high concentration
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1298333A
Other languages
English (en)
Inventor
Kazuya Honma
運也 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1298333A priority Critical patent/JPH03159178A/ja
Publication of JPH03159178A publication Critical patent/JPH03159178A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は半絶縁性GaAs基板を使用するL Si用の
容量性ショットキダイオードの製造方法に関し、特に逆
耐電圧の大きい容量性ショットキダイオードの製造方法
に関する。
(ロ)従来の技術 半絶縁性GaAs基板を使用するLSIではFET(i
界効果トランジスタ)のゲート電極材料に抵抗及び耐熱
性が高いWSi合/fL(タングステン;〜■とシリコ
ン+ S rの合金)が−船釣に用いられる。これはマ
イクロ波用と異なりデジタル信号処理では必ずしも低抵
抗のゲート電極材料を用いる必要がないためである。
1足って、半絶縁性GaAs基板を使用するLSI中で
必要とされる容量性ショットキダイオードのショットキ
電極にもWSi合金を用いることが望ましい。
第4図は従来の容量性ショットキダイオードの概略断面
図であり、この図に基づいて従来の容量性ショントキダ
イオードについて説明する。
半絶縁性GaAs基板41中にSiイオン等を打ち込ん
で、アニールすることによりn“チャンネル42を形成
し、このn”チャンネル42上にWSi合金よりなる〜
VSi電極43及びオーミック電極44を形成する。
このようにして作製された容量性ショットキダイオード
では、WS第1Si電極43電位、オーミク電極44に
負の電位を与えると、電流がW S i電極43の端面
に集中する。従って、この電界集中により、逆耐電圧が
低いという問題がある。
第5図は従来の他の容量性ショットキダイオードの概略
断面図であり、この図に基づいて従来の他の容量性ショ
ットキダイオードについて説明する。
半絶縁性GaAs基板51中にSiイオン等を打ち込ん
で、アニールすることによりn+チャンネル52.53
及びnチャンネル54を形成し、これらチャンネル52
.53.54上にWSi合金よりなるWSi電極55及
びオーミック電極56を形成する。この場合、イオン注
入の工程はn“チャンネル52.53を形成するために
1回、nチャンネル54を形成するために1回の合計2
回必要となる。
このようにして作製された容量性ショットキダイオード
では、゛第4図で示した従来技術において問題となった
電界集中は緩和される。すなわち、この他の従来技術で
はWSi電極55の端面が低濃度のnチャンネル54上
に位置しているため、該WSi電極55の端面への電界
集中を緩和することができる。
(ハ)5!明が解決しようとする課題 しかしながら、第5図で示した他の従来技術では、容量
性ショットキダイオードの作製においてイオン注入の工
程を2回行う必要があり、コスト高を招来するという問
題がある。
本発明は上記問題に鑑て為されたものであり、コスト高
を招来することなく、前記電界集中を抑制することがで
きる容量性シ1ットキダイオードの製造方法を提供する
ことを目的とする。
(ニ)課題を解決するための手段 本発明は半導体基板上にスルーイオン注入のための保護
膜を形成する工程と、前記絶縁膜に開口を形成する工程
と、前記絶縁膜及び開口からイオン注入して第1の高濃
度層、第2の高濃度層、及び低濃度層を形成する工程と
、前記絶縁膜を除去する工程と、前記第1の高濃度層上
にオーミック電極を形成する工程と、前記第2の高濃度
層及び前記低i!1度層上にショットキ電極を形成する
工程と、を含むことを特徴とする容量性ショットキダイ
オードの製造方法である。
(ホ)作用 絶縁膜からのイオン注入(スルーイオン注入)により形
成されるイオン注入層(第1、第2の高濃度層)の濃度
プロファイルは第2図に示す々口くなり、一方、絶縁膜
に形成された開口からのイオン注入で通常のイオン注入
)より形成されるイオン注入層(低濃度層)の濃度プロ
ファイルは第3図に示す如くなる。これから、スルーイ
オン注入により形成されるイオン注入層の濃度のピーク
位置は、通常のイオン注入により形成されるイオン注入
層のそれよりも基板表面側にあることが分かる。
従って、通常のイオン注入により形成されるイオン注入
層上にショットキ電極の端面を位置させることで、該端
面への電界集中を抑制できる。
(へ)実施例 本発明方法を第1図A乃至Eに基づいて詳細に説明する
。
半絶縁性GaAs基板(半導体基[)1上にSiNM(
絶縁膜)2を形成し、ホトリソグラフィ技術により、開
口4aを形成する(第1図A)eSiN膜2上にレジス
ト3を形成し、該レジスト3中に開口4bを形成する(
第1図B)。この開口4bは、基板1の容量性ショット
キダイオードが形成される領域に位置させる。
レジスト3をマスクとして開口4bからSiイオンを打
ち込み、レジスト3除去後、7エイス・ツー・7エイス
法によりアニール(850℃、5秒)することにより、
nゝチャンネル(第1、第2の高濃度層)5.6及びn
チャンネル(低濃度層)7を形成する(第1図C)。こ
のイオン注入の工程では、基板1の開口4aに対応する
部位にnチャンネル7が形成され、基板lに残存するS
iN膜2に対応する部位に04チヤンネル5.6が形成
される。すなわち、nチャンネル7は直接基板1にイオ
ン注入され、n“チャンネル5.6はSiN膜2からの
イオン注入(スルーイオン注入)により形成されており
、作用の項で説明した通り、スルーイオン注入により形
成されるイオン注入層の濃度のピーク位置は通常のイオ
ン注入により形成されるイオン注入層のそれよりも基板
表面側にあるので、基板表面近傍ではn+チャンネル5
.6は高濃度、nチャンネル7は低濃度となる。
全面にレジストを形成し、該レジスト中に開口を形成す
る。この開口はn′″チャンネル6とnチャンネル7の
接続部分が露出される部位に位置させる。全面ににWS
i合金を堆積し、レジストを除去、すなわち、リフトオ
フすることにより04チヤンネル6及びnチャンネル7
上にWSi電極(ショットキ電極)8を形成する(第1
図D)。
WSi電極8の面積は30X3071m”とした。
全面にレジストを形成し、該レジスト中に開口を形成す
る。この開口は04チヤンネル3が露出される部位に位
置させる。全面にAuGe/Ni/ A u膜を形成し
、リフトオフし、そして、熱処理を施すことにより04
チヤンネル5上にオーミックtL極9を形成する(第1
図E)。
尚、上述の実施例では、容量性ショットキダイオードの
みの製造方法について説明したが、LSIを製造するに
は、上記各工程を利用してFET等を同時に形成するの
が好ましい。
(ト)発明の効果 本発明は以上の説明から明らかなように、ショットキ電
極の端面への電界集中を抑制した構造を1回のイオン注
入により実現することができ、コストの低減を企図し得
る。
【図面の簡単な説明】
第1図A乃至Eは本発明方法の一実施例を説明するため
の工程説明図、第2図及び第3図はイオン注入層の濃度
プロファイルを示す図、第4図及び第5図は従来の容量
性ショットキダイオードの概略断面図である。 l・・・半絶縁性GaAs基板(半導体基板)、2・・
・SiN膜(絶縁膜)、3.4・・・開口、5・・19
チヤンネル(第1の高濃度層)、6・・・n″チヤンネ
ル第2の高濃度層)、7・・−nチャンネル(低濃度層
)、8・・・W S i @極(ショットキ電極)、9
・・・オーミ7り電極。 第1図A

Claims (1)

    【特許請求の範囲】
  1. 1半導体基板上にスルーイオン注入のための保護膜を形
    成する工程と、前記絶縁膜に開口を形成する工程と、前
    記絶縁膜及び開口からイオン注入して第1の高濃度層、
    第2の高濃度層、及び低濃度層を形成する工程と、前記
    絶縁膜を除去する工程と、前記第1の高濃度層上にオー
    ミック電極を形成する工程と、前記第2の高濃度層及び
    前記低濃度層上にショットキ電極を形成する工程と、を
    含むことを特徴とする容量性ショットキダイオードの製
    造方法。
JP1298333A 1989-11-16 1989-11-16 容量性ショットキダイオードの製造方法 Pending JPH03159178A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1298333A JPH03159178A (ja) 1989-11-16 1989-11-16 容量性ショットキダイオードの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1298333A JPH03159178A (ja) 1989-11-16 1989-11-16 容量性ショットキダイオードの製造方法

Publications (1)

Publication Number Publication Date
JPH03159178A true JPH03159178A (ja) 1991-07-09

Family

ID=17858308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1298333A Pending JPH03159178A (ja) 1989-11-16 1989-11-16 容量性ショットキダイオードの製造方法

Country Status (1)

Country Link
JP (1) JPH03159178A (ja)

Similar Documents

Publication Publication Date Title
US5296398A (en) Method of making field effect transistor
JP2550013B2 (ja) 電界効果トランジスタ
US4712291A (en) Process of fabricating TiW/Si self-aligned gate for GaAs MESFETs
JPS61248570A (ja) Mesfet装置およびその製造方法
JPS6160591B2 (ja)
JPH02134828A (ja) ショットキー障壁接合ゲート型電界効果トランジスタの製造方法
JPH01238172A (ja) Mos型半導体素子の製造方法
JPS6292377A (ja) 電界効果トランジスタの製造方法
JPS61228674A (ja) 半導体装置及びその製造方法
JPS5851572A (ja) 半導体装置の製造方法
JPS61177780A (ja) 半導体装置の製造方法
JP3139208B2 (ja) 電界効果トランジスタの製造方法
JPS6057980A (ja) 半導体装置の製造方法
JPS61229369A (ja) 半導体装置の製造方法
JPS6038883A (ja) ショットキゲ−ト型fetの製造方法
JPH01208867A (ja) 半導体装置およびその製造方法
JPS62274670A (ja) 接合型電界効果型トランジスタの製造方法
JPS6077467A (ja) 電界効果トランジスタの製造方法
JPS6050966A (ja) 電界効果トランジスタの製造方法
JPS60145673A (ja) 半導体装置の製造方法
JPH0340438A (ja) 電界効果トランジスタの製造方法
JPS6367787A (ja) 電界効果トランジスタ
JPS58145157A (ja) 半導体装置の製造方法
JPH03108325A (ja) オーム性電極の製造方法
JPS6074684A (ja) 電界効果トランジスタの製法