JPH03162018A - 周波数安定化装置 - Google Patents
周波数安定化装置Info
- Publication number
- JPH03162018A JPH03162018A JP1301729A JP30172989A JPH03162018A JP H03162018 A JPH03162018 A JP H03162018A JP 1301729 A JP1301729 A JP 1301729A JP 30172989 A JP30172989 A JP 30172989A JP H03162018 A JPH03162018 A JP H03162018A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- oscillator
- local oscillation
- control voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、自動車電話装置、構内コードレス電話装置、
ＭＣＡ無線装置等に利用する周波数補正装置、ＭＣＡ無
線装置等の無線機は、所望の周波数の無線信号を送受信
するために局部発振周波数の信号を出力するシンセザイ
ザを備えており、受信の場合には高周波信号と局部発振
周波数の信号を混合して第１、第２中間周波信号、低周
波信号に変換したり、送信の場合には低周波信号、第２
、第１中間周波信号と局部発振周波数の信号により所望
の周波数の高周波信号に変換するように構成されている
。
ＭＣＡ無線装置等に利用する周波数補正装置、ＭＣＡ無
線装置等の無線機は、所望の周波数の無線信号を送受信
するために局部発振周波数の信号を出力するシンセザイ
ザを備えており、受信の場合には高周波信号と局部発振
周波数の信号を混合して第１、第２中間周波信号、低周
波信号に変換したり、送信の場合には低周波信号、第２
、第１中間周波信号と局部発振周波数の信号により所望
の周波数の高周波信号に変換するように構成されている
。
シンセサイザは、基準周波数の信号を発生する温度制御
水晶発振器（ＴＣＸＯ）と、この温度制御水晶発振器か
らの基準周波数の信号をロックし、高周波帯域（ＲＦ）
における局部発振周波数の信号を出力するＰＬＬ回路よ
り概略構成され、ＰＬＬ回路は、局部発振周波数の信号
を出力する電圧制御発振器（ ＶＣＯ ）と、このＶＣ
Ｏと温度制御水晶発振器からの信号の位相差に応じた信
号を出力する位相比較器と、この位相差に応じた信号を
電圧に変換してＶＣＯの制御信号として出力するループ
フィルタなどにより構成される。
水晶発振器（ＴＣＸＯ）と、この温度制御水晶発振器か
らの基準周波数の信号をロックし、高周波帯域（ＲＦ）
における局部発振周波数の信号を出力するＰＬＬ回路よ
り概略構成され、ＰＬＬ回路は、局部発振周波数の信号
を出力する電圧制御発振器（ ＶＣＯ ）と、このＶＣ
Ｏと温度制御水晶発振器からの信号の位相差に応じた信
号を出力する位相比較器と、この位相差に応じた信号を
電圧に変換してＶＣＯの制御信号として出力するループ
フィルタなどにより構成される。
ここで、温度制御水晶発振器（ＴＣＸ○）や電圧制御発
振器（ＶＣＯ）が発生する周波数は、温度変化や経年変
化により変動するので、ＲＣ回路等のハードウエアを切
り替えて、温度制御水晶発振器（ ＴＣＸＯ ）や電圧
制御発振器（ＶＣＯ）が発生ずる周波数を安定化する装
置が用いられている。
振器（ＶＣＯ）が発生する周波数は、温度変化や経年変
化により変動するので、ＲＣ回路等のハードウエアを切
り替えて、温度制御水晶発振器（ ＴＣＸＯ ）や電圧
制御発振器（ＶＣＯ）が発生ずる周波数を安定化する装
置が用いられている。
発明が解決しようとする課題
しかしながら、上記従来の周波数安定化装置では、ＲＣ
回路等のハートウエアを切り替えるので、例えば制御電
圧がステップ状に制御され、したがって、周波数を最適
に安定化することができないという問題点がある。
回路等のハートウエアを切り替えるので、例えば制御電
圧がステップ状に制御され、したがって、周波数を最適
に安定化することができないという問題点がある。
本発明は上記従来の問題点を解決するものであり、送信
周波数を最適に安定化することができる周波数安定化装
置を提供することを目的とする。
周波数を最適に安定化することができる周波数安定化装
置を提供することを目的とする。
課題を解決するための手段
本発明は上記目的を達成するために、制御電圧に応じて
送信波の基準周波数を発生する発振器と、受信波の周波
数を測定する手段とを備え、Ｃｐｕが受信波の周波数に
より発振器の基準周波数を算出し、基準周波数に応じた
制御電圧を発振器に印加するようにしたものである。
送信波の基準周波数を発生する発振器と、受信波の周波
数を測定する手段とを備え、Ｃｐｕが受信波の周波数に
より発振器の基準周波数を算出し、基準周波数に応じた
制御電圧を発振器に印加するようにしたものである。
作用
本発明は上記構威により、受信波と送信波の周波数は一
定の関係があり、また、受信波の周波数が基地局の正確
な基準周波数に基づいて送信されるので、正確な送信波
の周波数を算出することができる。
定の関係があり、また、受信波の周波数が基地局の正確
な基準周波数に基づいて送信されるので、正確な送信波
の周波数を算出することができる。
また、ＣＰＵが発振器の制？ｎ電圧を制御するので、送
信周波数をリアルタイムで制御することができ、したが
って、送信周波数を最適に安定化することができる。更
に、発振器の制御電圧特性が変化しても、ＣＰＵが発振
器の基準周波数を計数ことにより、送信周波数を最適に
安定化することができる。
信周波数をリアルタイムで制御することができ、したが
って、送信周波数を最適に安定化することができる。更
に、発振器の制御電圧特性が変化しても、ＣＰＵが発振
器の基準周波数を計数ことにより、送信周波数を最適に
安定化することができる。
実施例
以下、図面を参照して本発明の実施例を説明する。第１
図は、本発明に係る周波数安定化装置の一実施例を示す
ブロック図、第２図は、第１図のＣＰＵの動作を説明す
るためのフローチャートである。
図は、本発明に係る周波数安定化装置の一実施例を示す
ブロック図、第２図は、第１図のＣＰＵの動作を説明す
るためのフローチャートである。
第１図において、１は、ダブルスーパヘテログイン方式
の無線機の受信系（図示省略）からの第２中間周波数（
ＩＰ）をカウントするカウンタ、２は、第１中間周波数
を第２中間周波数に変換するための第２局部発振周波数
（ Ｌｏｃａｌ ）をカウントするカウンタである。た
がって、カウンタ１は、受信波に比例した第２中間周波
数をカウントするので、受信波の周波数を検出すること
ができ、また、カウンタｌ、２はそれぞれ、受信波より
低い周波数の第２中間周波数、第２局部発振周波数をカ
ウントするので、安価な構成で良い。
の無線機の受信系（図示省略）からの第２中間周波数（
ＩＰ）をカウントするカウンタ、２は、第１中間周波数
を第２中間周波数に変換するための第２局部発振周波数
（ Ｌｏｃａｌ ）をカウントするカウンタである。た
がって、カウンタ１は、受信波に比例した第２中間周波
数をカウントするので、受信波の周波数を検出すること
ができ、また、カウンタｌ、２はそれぞれ、受信波より
低い周波数の第２中間周波数、第２局部発振周波数をカ
ウントするので、安価な構成で良い。
３は、制御電圧に応じて、シンセサイザ（図示省略）の
基準周波数を発生する温度制御水晶発振器（ＴＣＸＯ）
であり、この基準周波数は、シンセサイザの位相比較器
（図示省Ｉ！ ）に出力される。シンセサイザは、第１
、第２局部発振周波数の信号を発生し、したかって、受
信部は、高周波信号と局部発振周波数の信号を混合して
第１、第２中間周波信号、低周波信号に変換したり、送
信部（図示省路）は、低周波信号、第２、第１中間周波
信号と局部発振周波数の信号により所望の周波数の高周
波信号に変換する。
基準周波数を発生する温度制御水晶発振器（ＴＣＸＯ）
であり、この基準周波数は、シンセサイザの位相比較器
（図示省Ｉ！ ）に出力される。シンセサイザは、第１
、第２局部発振周波数の信号を発生し、したかって、受
信部は、高周波信号と局部発振周波数の信号を混合して
第１、第２中間周波信号、低周波信号に変換したり、送
信部（図示省路）は、低周波信号、第２、第１中間周波
信号と局部発振周波数の信号により所望の周波数の高周
波信号に変換する。
４は、温度制御水晶発振器３の出力信号をクロツクとし
てカウンタ１、２を所定の時間毎にリセットするタイマ
、５は、後述するように、カウンタ１、２のカウント値
に応じて温度制御水晶発振器３の制御電圧を制御する中
央処理装置（ｃｐＵ）であり、ＣＰＵ５は、カウンタ１
、２のカウント値を記憶するためのエリアやその他作業
エリアを有するメモリを有する。６は、ＣＰＵ！５によ
り制御される電圧をアナログ値に変換して温度制御水晶
発振器３に印加するためのＤ／Ａ変換器である。
てカウンタ１、２を所定の時間毎にリセットするタイマ
、５は、後述するように、カウンタ１、２のカウント値
に応じて温度制御水晶発振器３の制御電圧を制御する中
央処理装置（ｃｐＵ）であり、ＣＰＵ５は、カウンタ１
、２のカウント値を記憶するためのエリアやその他作業
エリアを有するメモリを有する。６は、ＣＰＵ！５によ
り制御される電圧をアナログ値に変換して温度制御水晶
発振器３に印加するためのＤ／Ａ変換器である。
次に、第２図を参照して上記実施例の動作、特にＣＰＵ
５の動作を説明する。
５の動作を説明する。
第２図において、カウンタ１、２がそれそれ第２中間周
波数、第２局部発振周波数のカウントを開始し（ステッ
プ１１）、カウントを終了すると（ステップ１２）、カ
ウンタ１、２によりそれぞれカウントされた第２中間周
波数、第２局部発振周波数の値を読み取ってメモリのエ
リアＡＳＢに格納する（ステップ１３、１４）。
波数、第２局部発振周波数のカウントを開始し（ステッ
プ１１）、カウントを終了すると（ステップ１２）、カ
ウンタ１、２によりそれぞれカウントされた第２中間周
波数、第２局部発振周波数の値を読み取ってメモリのエ
リアＡＳＢに格納する（ステップ１３、１４）。
次いで、例えば次式
Ｘ＝Ｄ−（Ａ＋８）
（但し、Ｄは第１中間周波数）により周波数Ｘを算出し
てこの周波数Ｘに応じた温度制御水晶発振器３の制御電
圧Ｙを算出し（ステップ１Ｇ）、周波数Ｘが「Ｏ」にな
るような制御電圧ＹをＤ ／” Ａ変換器６を介して温
度制御水晶発振器３に印加する。
てこの周波数Ｘに応じた温度制御水晶発振器３の制御電
圧Ｙを算出し（ステップ１Ｇ）、周波数Ｘが「Ｏ」にな
るような制御電圧ＹをＤ ／” Ａ変換器６を介して温
度制御水晶発振器３に印加する。
したがって、上記実施例によれば、ＣＰＵ５が第２中間
周波数の［（Ａ）と第２局部発振周波数の値（Ｂ）の和
と第１中間周波数の差により、周波数Ｘを算出し、この
周波数Ｘに応じた温度制御水晶発振器３の制御電圧Ｙを
算出するので、温度制御水晶発振器３の基準周波数がリ
アルタイムで制御され、したがって、送信周波数を最適
に安定化することができる。
周波数の［（Ａ）と第２局部発振周波数の値（Ｂ）の和
と第１中間周波数の差により、周波数Ｘを算出し、この
周波数Ｘに応じた温度制御水晶発振器３の制御電圧Ｙを
算出するので、温度制御水晶発振器３の基準周波数がリ
アルタイムで制御され、したがって、送信周波数を最適
に安定化することができる。
発明の効果
以上説明したように、本発明は、制御電圧に応じて送信
波の基準周波数を発生する発振器と、受信波の周波数を
測定する手段とを備え、ＣＰＵが受信波の周波数により
発振器の基準周波数を算出し、基準周波数に応じた制御
電圧を発振器に印加するようにしたので、送信周波数を
リアルタイムで制御することができ、したがって、送信
周波数を最適に安定化することができる。
波の基準周波数を発生する発振器と、受信波の周波数を
測定する手段とを備え、ＣＰＵが受信波の周波数により
発振器の基準周波数を算出し、基準周波数に応じた制御
電圧を発振器に印加するようにしたので、送信周波数を
リアルタイムで制御することができ、したがって、送信
周波数を最適に安定化することができる。
第１図は、本発明に係る周波数安定化装置の一実施例を
示すブロック図、第２図は、第１図のＣＰＵの動作を説
明するためのフローヂャートである。 １．２・・・カウンタ、３・・・温度制御水晶発振器（
ＴＣＸＯ）、５・・・中央処理装置（ＣＰｔＪ）、６・
・Ｄ ，／ Ａ変換器。 隋 １ 図 Ａ− 稟２中間ｌＩｌ清数 Ｂ−１２１！ｉ却ｊｋ系間オ首 ｙ−一靭卸電圧
示すブロック図、第２図は、第１図のＣＰＵの動作を説
明するためのフローヂャートである。 １．２・・・カウンタ、３・・・温度制御水晶発振器（
ＴＣＸＯ）、５・・・中央処理装置（ＣＰｔＪ）、６・
・Ｄ ，／ Ａ変換器。 隋 １ 図 Ａ− 稟２中間ｌＩｌ清数 Ｂ−１２１！ｉ却ｊｋ系間オ首 ｙ−一靭卸電圧
Claims (3)
- （１）制御電圧に応じて送信波の基準周波数を発生する
発振器と、 受信波の周波数を測定する手段と、 前記測定手段により測定された受信波の周波数により前
記発振器の基準周波数を算出し、基準周波数に応じた制
御電圧を前記発振器に印加するＣＰＵとを有する周波数
安定化装置。 - （２）前記測定手段は、受信信号の第２中間周波数を測
定することを特徴とする請求項（１）記載の周波数安定
化装置。 - （３）前記測定手段は、受信信号の第２中間周波数と第
２局部発振周波数を測定することを特徴とする請求項（
１）記載の周波数安定化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1301729A JPH03162018A (ja) | 1989-11-20 | 1989-11-20 | 周波数安定化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1301729A JPH03162018A (ja) | 1989-11-20 | 1989-11-20 | 周波数安定化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03162018A true JPH03162018A (ja) | 1991-07-12 |
Family
ID=17900457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1301729A Pending JPH03162018A (ja) | 1989-11-20 | 1989-11-20 | 周波数安定化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03162018A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63281526A (ja) * | 1987-05-14 | 1988-11-18 | Nippon Telegr & Teleph Corp <Ntt> | 周波数安定化機能を有する移動無線機 |
-
1989
- 1989-11-20 JP JP1301729A patent/JPH03162018A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63281526A (ja) * | 1987-05-14 | 1988-11-18 | Nippon Telegr & Teleph Corp <Ntt> | 周波数安定化機能を有する移動無線機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4105946A (en) | Frequency synthesizer with phase locked loop and counter | |
| KR101035827B1 (ko) | 전압 제어형 발진기 사전 설정 회로 및 사전 설정 방법 | |
| JPH06188688A (ja) | 高周波信号受信機 | |
| JPH05152989A (ja) | スーパーヘテロダイン受信機 | |
| US6104252A (en) | Circuit for automatic frequency control using a reciprocal direct digital synthesis | |
| US7236063B2 (en) | Broadband modulation PLL, and modulation factor adjustment method thereof | |
| US6229864B1 (en) | Phase locked loop lock condition detector | |
| JPH03162018A (ja) | 周波数安定化装置 | |
| JP3649874B2 (ja) | 分周回路 | |
| US5900751A (en) | Automatic frequency control circuit with simplified circuit constitution | |
| US6326850B1 (en) | High frequency signal generator from a horological time base | |
| US6593815B2 (en) | Full digital phase locked loop and circuitry for utilizing the same | |
| JPS5931043Y2 (ja) | 分周回路 | |
| JPH0748670B2 (ja) | 周波数安定化機能を有する移動無線機 | |
| JPS5845859B2 (ja) | ソウシンシユツリヨクセイギヨカイロ | |
| AU674444B2 (en) | Phase detector | |
| JPH04368020A (ja) | 周波数シンセサイザ | |
| JP2733089B2 (ja) | 周波数誤差検出回路 | |
| JPH02242168A (ja) | 周波数範囲検出装置 | |
| JP3302301B2 (ja) | Ｐｌｌ発振器 | |
| JPS6326020A (ja) | 周波数測定機能を有する受信装置 | |
| JPH11340820A (ja) | データ通信装置の基準発振周波数設定方式 | |
| JPS60214637A (ja) | 周波数シンセサイザ方式ラジオ受信機 | |
| JPH0322107B2 (ja) | ||
| JP3033049B2 (ja) | Ｄｃｆｍ回路の周波数ドリフト補正回路 |