JPH03163909A - パルスピーク検出回路 - Google Patents
パルスピーク検出回路Info
- Publication number
- JPH03163909A JPH03163909A JP1304255A JP30425589A JPH03163909A JP H03163909 A JPH03163909 A JP H03163909A JP 1304255 A JP1304255 A JP 1304255A JP 30425589 A JP30425589 A JP 30425589A JP H03163909 A JPH03163909 A JP H03163909A
- Authority
- JP
- Japan
- Prior art keywords
- output
- comparator
- waveform
- bidirectional
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この％ｊ明ｉ；ｔ，ｂベルスライス方式のパルスビ（１
） ク検出回路においてゼロクロスコンバレータ直後の双方
向パルス化回路を使用することなくパルスピークを検出
する回路に関するものである。
） ク検出回路においてゼロクロスコンバレータ直後の双方
向パルス化回路を使用することなくパルスピークを検出
する回路に関するものである。
レベルスライス方式のパルスピーク検出回路の従来例を
第３図に示す。
第３図に示す。
第３図において、端子１，２より差動入力信号が入力さ
れ、微分器３およびヒステリシスコンパＬ・一夕４へ加
えられる。微分器３の差動出力信号１；ｉ：；＠略５，
６を介しセロクロスコンパレータ７へ加えられる。ゼロ
クロスコノバＬ・−夕７の差動出力信号は、線路８，９
を介し双方向パルス化回路１０へ加えられる。双方向パ
ルス化回１＄１０の出力は線路１１を介しＤ−フリッゴ
フロップ１３のクロック端子へ入力され、また、ヒステ
リンスコンバレータ４の出力は線路１２を介し、Ｄ−フ
リップフロップ１３のデータ端子へ入力される。Ｄフリ
・ソプフロ・ンプ１３のＱ，Ｑ出力はそれぞ肯１綿路１
４，１５を介し双方向パルス化回路１６へ入力される。
れ、微分器３およびヒステリシスコンパＬ・一夕４へ加
えられる。微分器３の差動出力信号１；ｉ：；＠略５，
６を介しセロクロスコンパレータ７へ加えられる。ゼロ
クロスコノバＬ・−夕７の差動出力信号は、線路８，９
を介し双方向パルス化回路１０へ加えられる。双方向パ
ルス化回１＄１０の出力は線路１１を介しＤ−フリッゴ
フロップ１３のクロック端子へ入力され、また、ヒステ
リンスコンバレータ４の出力は線路１２を介し、Ｄ−フ
リップフロップ１３のデータ端子へ入力される。Ｄフリ
・ソプフロ・ンプ１３のＱ，Ｑ出力はそれぞ肯１綿路１
４，１５を介し双方向パルス化回路１６へ入力される。
双方向パルス化回路１６の出力は端（２）
子１７へ出力される。
次に動作について説明する。
第４図に第３図の各部の波形を示す。第４図において、
Ｈａは入力信号の波形を示し、波形ａにおけるＰ Ｉ
ｐ Ｐ ２等波形のピークを検出し、パルス化して出力
するのがパルスピーク検出回路の目的である。
Ｈａは入力信号の波形を示し、波形ａにおけるＰ Ｉ
ｐ Ｐ ２等波形のピークを検出し、パルス化して出力
するのがパルスピーク検出回路の目的である。
波形ａの信号を微分器３に通すと、その出力は波形ｂの
ようになる。波形ｂをゼロクロスコンパＬ・一夕７に通
すと、その出力は波形Ｃのようになる。波形Ｃでは波形
ａのピーク点Ｐ１，Ｐ２が出力の立上がりおよび立下が
りとなっているが、波形ａのＳの点でも立上がりおよび
立下がりの変化点となり、誤信号となる。波形Ｃを双力
向パルス化回路１０に通すと、その出力は波形ｄのよう
になり、波形Ｃの立上がりおよび立下がり点がパルスと
なって出力される。波形ｅ（よヒステリシスコンバレー
タ４の出力波形を示す。ヒステリシスコンバレ−タ４で
は波形ａにおいてしきい値Ｉ１で出力がＨになると、次
に出力が“Ｌ ”になるしきい《３） ？（よｌ２となり、その出力は波形ｅのようになる。
ようになる。波形ｂをゼロクロスコンパＬ・一夕７に通
すと、その出力は波形Ｃのようになる。波形Ｃでは波形
ａのピーク点Ｐ１，Ｐ２が出力の立上がりおよび立下が
りとなっているが、波形ａのＳの点でも立上がりおよび
立下がりの変化点となり、誤信号となる。波形Ｃを双力
向パルス化回路１０に通すと、その出力は波形ｄのよう
になり、波形Ｃの立上がりおよび立下がり点がパルスと
なって出力される。波形ｅ（よヒステリシスコンバレー
タ４の出力波形を示す。ヒステリシスコンバレ−タ４で
は波形ａにおいてしきい値Ｉ１で出力がＨになると、次
に出力が“Ｌ ”になるしきい《３） ？（よｌ２となり、その出力は波形ｅのようになる。
波形ｅをＤ−フリップフロップ１３のデータ端子，波形
ｄをクロック端子へ入力するとその出力は波形ｆのよう
になる゜。波形ｆでは波形ａのＳの部分で発生した誤パ
ルスはなくなっている。波形ｆの信号な双方向パルス化
回路１６へ通ずと、波形Ｇのように波形ａのパルスのピ
ーク点に対応した出力が得られる。
ｄをクロック端子へ入力するとその出力は波形ｆのよう
になる゜。波形ｆでは波形ａのＳの部分で発生した誤パ
ルスはなくなっている。波形ｆの信号な双方向パルス化
回路１６へ通ずと、波形Ｇのように波形ａのパルスのピ
ーク点に対応した出力が得られる。
従来のパルスビーク検出回路の場合、双方向パルス化回
路１０があるため、回路が複雑になるという欠■点があ
った。また、入力周波数が高くなった場合、双方向パル
ス化回路１０を高速化しなければならず、特性の良いパ
ルス化回路が必要であるという問題点があった。
路１０があるため、回路が複雑になるという欠■点があ
った。また、入力周波数が高くなった場合、双方向パル
ス化回路１０を高速化しなければならず、特性の良いパ
ルス化回路が必要であるという問題点があった。
乙の発明は、上記のような問題点を解消するためになさ
れたもので、双方向パルス化回路１０を不要として、同
等の性能を得ることを目的とする。
れたもので、双方向パルス化回路１０を不要として、同
等の性能を得ることを目的とする。
この発明に係るパルスビ−ク検出回路は、双方向パルス
化回路１０を削除するため、ゼロクロスコンパレー夕の
出力と、レベルスライスコンバレタの出力のＡＮＤをと
ることにより、パルスのピーク点を検出するものである
。
化回路１０を削除するため、ゼロクロスコンパレー夕の
出力と、レベルスライスコンバレタの出力のＡＮＤをと
ることにより、パルスのピーク点を検出するものである
。
この発明においては、２個のＡＮＤ回路の出力がそれぞ
れのパルスピーク点を示すため、従来この部分で用いて
いた双方向パルス化回路が不要となり、同格を簡単化で
きた。
れのパルスピーク点を示すため、従来この部分で用いて
いた双方向パルス化回路が不要となり、同格を簡単化で
きた。
第１図にこの発明の一実施例を示す。第１図において、
端子１，２より入力された差動入力信号ＩＪ ｍ 分器
３ オヨｉｆレベルスライスコンパレータ２０に入力さ
れる。微分讐３の差動出力信号は綜路８，９を介しＡＮ
Ｄ［ｉ４路２３，２４へ入力される。
端子１，２より入力された差動入力信号ＩＪ ｍ 分器
３ オヨｉｆレベルスライスコンパレータ２０に入力さ
れる。微分讐３の差動出力信号は綜路８，９を介しＡＮ
Ｄ［ｉ４路２３，２４へ入力される。
レベルスライスコノパレータ２０の出力Ｉ！ 正側レベ
ルコンパレ−１−出力２１と負側レベルコンバレ１・出
力２２があり、それぞれＡＮＤ回路２３，２４の出力は
、それぞれ線路２５，２６を介しＲＳフリップフロップ
２７のセッ１一端子に入力され（５） る。ＰＳフリップフロップ２７の出力Ｑ，可は線路２８
．２９を介し双方向パルス化回路１６へ入力される。双
方向パルス化回路１６の出力は端子１７へ出力される。
ルコンパレ−１−出力２１と負側レベルコンバレ１・出
力２２があり、それぞれＡＮＤ回路２３，２４の出力は
、それぞれ線路２５，２６を介しＲＳフリップフロップ
２７のセッ１一端子に入力され（５） る。ＰＳフリップフロップ２７の出力Ｑ，可は線路２８
．２９を介し双方向パルス化回路１６へ入力される。双
方向パルス化回路１６の出力は端子１７へ出力される。
第２図に乙の実施例における各部の動作波形を示す。第
２図において、ａの入力波形を微分器３に通すとｂの波
形が出力される。ｂの波形をゼロクロスコンパレータ７
に通すとその出力はＣとなる。ａの波形ヲレベルスライ
スコンパレータ２０に通すと、正側しきい値１３より大
きい入力レベルを判定した結果波形ｈと負側しきい値ｌ
４より大きい入力レベルを判定した結果波形ｌが出力さ
れる。波形Ｃの反転出力と波形ｂのＡＮＤをとった出力
が波形１，波形Ｃと波形ｉのＡＮＤをとった出力が波形
ｋである。波形ｊと波形ｋをそれぞれＲ３フリップフロ
ップ２７のセッ１・，リセッ１・端子へ入力し、その出
力が波形ｍである。波形ｍを双方向パルス化回路１６へ
入力し、その出力が波形ｎとなる。第２図においても第
４図と同様に波形ａにおけるＳの部分における誤信号は
除去さ（６） ？る。
２図において、ａの入力波形を微分器３に通すとｂの波
形が出力される。ｂの波形をゼロクロスコンパレータ７
に通すとその出力はＣとなる。ａの波形ヲレベルスライ
スコンパレータ２０に通すと、正側しきい値１３より大
きい入力レベルを判定した結果波形ｈと負側しきい値ｌ
４より大きい入力レベルを判定した結果波形ｌが出力さ
れる。波形Ｃの反転出力と波形ｂのＡＮＤをとった出力
が波形１，波形Ｃと波形ｉのＡＮＤをとった出力が波形
ｋである。波形ｊと波形ｋをそれぞれＲ３フリップフロ
ップ２７のセッ１・，リセッ１・端子へ入力し、その出
力が波形ｍである。波形ｍを双方向パルス化回路１６へ
入力し、その出力が波形ｎとなる。第２図においても第
４図と同様に波形ａにおけるＳの部分における誤信号は
除去さ（６） ？る。
以上説明したように、この発明は、双方向パルス化回路
を削除するため、セロクロスコノバレクの出力ト、レベ
）Ｌスライスコノバレータの出力のＡＮＤをとることに
より、パルスのピーク点を検出するようにしたので、セ
ロクロスコレバレタ直後の双方向パルス化回路が不要と
なり、回路が簡単化できる利点がある。
を削除するため、セロクロスコノバレクの出力ト、レベ
）Ｌスライスコノバレータの出力のＡＮＤをとることに
より、パルスのピーク点を検出するようにしたので、セ
ロクロスコレバレタ直後の双方向パルス化回路が不要と
なり、回路が簡単化できる利点がある。
第１図はこの発明によるバルスビーク検出回路の一実施
例を示すプロ・ンク図、第２図はそのタイξノグ図、第
３図は従来のパルスピーク検出回路を示す図、第４図ζ
よそのタイミノグ図である。 図において、１，２ば端子、３は微分器、８．９は線路
、１６は双方向パルス化回路、１７は端子、２０はレベ
ルスライスコノバレーク、２ １ １；ｔ正■ｔｌｌし
・ベルコノバレ−１・出力、２２は負側レベルコンバレ
−１・出力、２３，２４はＡＮＤ回路、２５，２６は線
路、２７はＲＳ７り、ンゴフロップ、２８，（７） ２９ば線路である。 なお、 各図中の同一符号は同一または相当部分を示す。
例を示すプロ・ンク図、第２図はそのタイξノグ図、第
３図は従来のパルスピーク検出回路を示す図、第４図ζ
よそのタイミノグ図である。 図において、１，２ば端子、３は微分器、８．９は線路
、１６は双方向パルス化回路、１７は端子、２０はレベ
ルスライスコノバレーク、２ １ １；ｔ正■ｔｌｌし
・ベルコノバレ−１・出力、２２は負側レベルコンバレ
−１・出力、２３，２４はＡＮＤ回路、２５，２６は線
路、２７はＲＳ７り、ンゴフロップ、２８，（７） ２９ば線路である。 なお、 各図中の同一符号は同一または相当部分を示す。
Claims (1)
- レベルスライス方式のパルスピーク検出回路において、
入力信号を微分する微分器と、この微分器の出力をゼロ
クロスコンパレートするゼロクロスコンパレータと、入
力信号のレベルを判定するレベルスライスコンパレータ
と、前記ゼロクロスコンパレータとレベルスライスコン
パレータの両出力の正側同士と負側同士をそれぞれ入力
とする２個のＡＮＤ回路と、前記両ＡＮＤ回路の出力が
セット端子とリセット端子に接続されるＲＳフリップフ
ロップ回路と、上記ＲＳフリップフロップ回路の出力が
入力され、パルスピーク出力が得られる双方向パルス化
回路とを備えたことを特徴とするパルスピーク検出回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1304255A JPH03163909A (ja) | 1989-11-21 | 1989-11-21 | パルスピーク検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1304255A JPH03163909A (ja) | 1989-11-21 | 1989-11-21 | パルスピーク検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03163909A true JPH03163909A (ja) | 1991-07-15 |
Family
ID=17930857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1304255A Pending JPH03163909A (ja) | 1989-11-21 | 1989-11-21 | パルスピーク検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03163909A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5746527A (en) * | 1980-09-04 | 1982-03-17 | Ricoh Co Ltd | Reading circuit of disc drive |
-
1989
- 1989-11-21 JP JP1304255A patent/JPH03163909A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5746527A (en) * | 1980-09-04 | 1982-03-17 | Ricoh Co Ltd | Reading circuit of disc drive |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3467975B2 (ja) | 位相検出回路 | |
| CA1154165A (en) | Manchester decoder | |
| AU594593B2 (en) | Method and arrangement for generating a correction signal in a digital timing recovery device | |
| TW202023191A (zh) | 除彈跳電路 | |
| JPH0642277Y2 (ja) | 情報入力装置 | |
| JP2606458Y2 (ja) | 信号レベル監視回路 | |
| JPS605492A (ja) | 半導体メモリ装置のアドレスバツフア回路 | |
| JPS59100817A (ja) | エンコ−ダパルス処理回路 | |
| KR930004087B1 (ko) | 디지탈 신호 천이 검출회로 | |
| JPH01194709A (ja) | 位相判別回路 | |
| JPS6358287A (ja) | 時間計測回路 | |
| JPH01277020A (ja) | ノイズ除去回路 | |
| CN111884664A (zh) | 信号毛刺消除电路和信号检测电路 | |
| JPS58182352A (ja) | デジタルデ−タ受信回路 | |
| JPH05344178A (ja) | 電気回路 | |
| JPS61264911A (ja) | ゼロクロス入力回路 | |
| JPH0378819B2 (ja) | ||
| JPH01135116A (ja) | 入力断検出回路 | |
| JPH06252927A (ja) | 受信データ自動論理反転回路 | |
| JPH02123813A (ja) | チャタリング除去回路 | |
| JPS61288513A (ja) | パルス発生回路 | |
| JPH04321314A (ja) | 選択回路 | |
| JPH01245737A (ja) | シリアルデータ転送回路 | |
| JPH01314451A (ja) | 位相ジッタ検知回路 | |
| JPH02202110A (ja) | チャタリング信号除去回路 |