JPH05344178A - 電気回路 - Google Patents
電気回路Info
- Publication number
- JPH05344178A JPH05344178A JP4145460A JP14546092A JPH05344178A JP H05344178 A JPH05344178 A JP H05344178A JP 4145460 A JP4145460 A JP 4145460A JP 14546092 A JP14546092 A JP 14546092A JP H05344178 A JPH05344178 A JP H05344178A
- Authority
- JP
- Japan
- Prior art keywords
- output
- low level
- circuit
- open
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 オープンコレクタ双方向信号をアンドタイ接
続させて使用する電気回路において、そのローレベル出
力源のデバイスを特定する。 【構成】 デバイス2a, 2bにおけるオープンコレクタ双
方向信号のアンドタイ接続間に、アクティブプルアップ
出力のインバータ回路4a,4b,4c,4d,4eと、オープンコレ
クタ出力のインバータ回路5a, 5bと、プルアップ抵抗７
及びコンデンサ８からなる平滑回路と、フリップフロッ
プ９とから構成され、何れのデバイスがローレベル出力
源であるかを検出する出力源検出回路10を設ける。デバ
イス2bの出力がローレベルである場合に、フリップフロ
ップ９のバーＱ端子からローレベルの信号が出力され、
デバイス2aの出力がローレベルである場合には、このロ
ーレベルの信号は出力されない。
続させて使用する電気回路において、そのローレベル出
力源のデバイスを特定する。 【構成】 デバイス2a, 2bにおけるオープンコレクタ双
方向信号のアンドタイ接続間に、アクティブプルアップ
出力のインバータ回路4a,4b,4c,4d,4eと、オープンコレ
クタ出力のインバータ回路5a, 5bと、プルアップ抵抗７
及びコンデンサ８からなる平滑回路と、フリップフロッ
プ９とから構成され、何れのデバイスがローレベル出力
源であるかを検出する出力源検出回路10を設ける。デバ
イス2bの出力がローレベルである場合に、フリップフロ
ップ９のバーＱ端子からローレベルの信号が出力され、
デバイス2aの出力がローレベルである場合には、このロ
ーレベルの信号は出力されない。
Description
【０００１】
【産業上の利用分野】本発明は、２個のデバイスがオー
プンコレクタまたはオープンドレイン双方向信号のアン
ドタイ接続されている電気回路に関し、特に、このオー
プンコレクタまたはオープンドレイン双方向信号のロー
レベル出力源を検出するようにした電気回路に関する。
プンコレクタまたはオープンドレイン双方向信号のアン
ドタイ接続されている電気回路に関し、特に、このオー
プンコレクタまたはオープンドレイン双方向信号のロー
レベル出力源を検出するようにした電気回路に関する。
【０００２】
【従来の技術】図１は、電気回路におけるオープンコレ
クタ双方向信号のアンドタイ接続の一例を示す図であ
り、図中2a, 2bはそれぞれ、オープンコレクタ双方向信
号ピン1a, 1bを有するデバイスである。両オープンコレ
クタ双方向信号ピン1a, 1b間は、アンドタイ接続の信号
線３にて接続されている。
クタ双方向信号のアンドタイ接続の一例を示す図であ
り、図中2a, 2bはそれぞれ、オープンコレクタ双方向信
号ピン1a, 1bを有するデバイスである。両オープンコレ
クタ双方向信号ピン1a, 1b間は、アンドタイ接続の信号
線３にて接続されている。
【０００３】次に、動作について説明する。デバイス2a
がピン1aにローレベルを出力すると、そのローレベルは
信号線３を伝達されてデバイス2bのピン1bに入力され
る。一方、これと同様に、デバイス2bがピン1bにローレ
ベルを出力すると、そのローレベルは信号線３を伝達さ
れてデバイス2aのピン1aに入力される。このように、デ
バイス2a, デバイス2bのうちの何れか一方がローレベル
を出力すると、信号線３はローレベルとなる。
がピン1aにローレベルを出力すると、そのローレベルは
信号線３を伝達されてデバイス2bのピン1bに入力され
る。一方、これと同様に、デバイス2bがピン1bにローレ
ベルを出力すると、そのローレベルは信号線３を伝達さ
れてデバイス2aのピン1aに入力される。このように、デ
バイス2a, デバイス2bのうちの何れか一方がローレベル
を出力すると、信号線３はローレベルとなる。
【０００４】
【発明が解決しようとする課題】以上のように、オープ
ンコレクタ双方向信号をアンドタイ接続させて使用する
電気回路において、従来例では、信号線３がローレベル
となった際に、この信号線３がローレベルはデバイス2
a, デバイス2bのうちの何れのデバイスからのローレベ
ル出力により引き起こされたか、つまり何れのデバイス
がローレベル出力源であるかを決定することができない
という問題点かあった。
ンコレクタ双方向信号をアンドタイ接続させて使用する
電気回路において、従来例では、信号線３がローレベル
となった際に、この信号線３がローレベルはデバイス2
a, デバイス2bのうちの何れのデバイスからのローレベ
ル出力により引き起こされたか、つまり何れのデバイス
がローレベル出力源であるかを決定することができない
という問題点かあった。
【０００５】本発明は斯かる事情に鑑みてなされたもの
であり、オープンコレクタまたはオープンドレイン双方
向信号をアンドタイ接続させて使用する電気回路にあっ
て、そのローレベル出力源のデバイスを特定できる電気
回路を提供することを目的とする。
であり、オープンコレクタまたはオープンドレイン双方
向信号をアンドタイ接続させて使用する電気回路にあっ
て、そのローレベル出力源のデバイスを特定できる電気
回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明に係る電気回路
は、オープンコレクタまたはオープンドレイン双方向信
号のアンドタイ接続間に、何れのデバイスがローレベル
出力源であるかを検出する検出用の信号回路を備えたこ
とを特徴とする。
は、オープンコレクタまたはオープンドレイン双方向信
号のアンドタイ接続間に、何れのデバイスがローレベル
出力源であるかを検出する検出用の信号回路を備えたこ
とを特徴とする。
【０００７】
【作用】本発明の電気回路におけるローレベル出力源検
出用の信号回路では、２個のうちの特定の一方のデバイ
スがローレベルになったときにのみ、ローレベルの検出
信号が出力され、他方のデバイスがローレベルになっと
きにはこの検出信号はローレベルとならない。従って、
この検出信号によりローレベル出力源のデバイスが特定
される。
出用の信号回路では、２個のうちの特定の一方のデバイ
スがローレベルになったときにのみ、ローレベルの検出
信号が出力され、他方のデバイスがローレベルになっと
きにはこの検出信号はローレベルとならない。従って、
この検出信号によりローレベル出力源のデバイスが特定
される。
【０００８】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて具体的に説明する。
いて具体的に説明する。
【０００９】実施例１．図２は、本発明に係る第１実施
例の電気回路の構成を示す回路図であり、図中2a, 2bは
それぞれ、オープンコレクタ双方向信号ピン1a, 1bを有
するデバイスである。オープンコレクタ双方向信号ピン
（以下単にピンという）1a, 1b間には、後述するように
インバータ回路，アンド回路，平滑回路，フリップフロ
ップ回路から構成されるオープンコレクタ双方向信号の
出力源検出回路10が設けられている。
例の電気回路の構成を示す回路図であり、図中2a, 2bは
それぞれ、オープンコレクタ双方向信号ピン1a, 1bを有
するデバイスである。オープンコレクタ双方向信号ピン
（以下単にピンという）1a, 1b間には、後述するように
インバータ回路，アンド回路，平滑回路，フリップフロ
ップ回路から構成されるオープンコレクタ双方向信号の
出力源検出回路10が設けられている。
【００１０】ピン1a, 1b間には、アクティブプルアップ
出力のインバータ回路4a, オープンコレクタ出力のイン
バータ回路5aが直列に接続されている。インバータ回路
4aの出力端はアクティブプルアップ出力のインバータ回
路4bを介してアンド回路６の一方の入力端に接続され、
インバータ回路5aの出力端はアクティブプルアップ出力
のインバータ回路4cを介してアンド回路６の他方の入力
端に接続されている。アンド回路６の出力端は、プルア
ップ抵抗７及びコンデンサ８から構成される平滑回路に
接続されると共に、アクティブプルアップ出力のインバ
ータ回路4d, 4eを介してポジティブエッジトリガのフリ
ップフロップ９の入力端子Ｔに接続されている。フリッ
プフロップ９の出力端子Ｑとデバイス2aのピン1aとの間
には、オープンコレクタ出力のインバータ回路5bが設け
られている。また、フリップフロップ９の出力端子バー
ＱとＤ端子とは接続されている。
出力のインバータ回路4a, オープンコレクタ出力のイン
バータ回路5aが直列に接続されている。インバータ回路
4aの出力端はアクティブプルアップ出力のインバータ回
路4bを介してアンド回路６の一方の入力端に接続され、
インバータ回路5aの出力端はアクティブプルアップ出力
のインバータ回路4cを介してアンド回路６の他方の入力
端に接続されている。アンド回路６の出力端は、プルア
ップ抵抗７及びコンデンサ８から構成される平滑回路に
接続されると共に、アクティブプルアップ出力のインバ
ータ回路4d, 4eを介してポジティブエッジトリガのフリ
ップフロップ９の入力端子Ｔに接続されている。フリッ
プフロップ９の出力端子Ｑとデバイス2aのピン1aとの間
には、オープンコレクタ出力のインバータ回路5bが設け
られている。また、フリップフロップ９の出力端子バー
ＱとＤ端子とは接続されている。
【００１１】次に、動作について説明する。図３は上述
した構成の回路においてデバイス2bの出力がローレベル
になった場合の信号のタイミングチャート、図４は同じ
くデバイス2aの出力がローレベルになった場合の信号の
タイミングチャートを示す。図３，図４において、何れ
も、(a) はデバイス2bのピン1bの出力ａ、(b) はアンド
回路６の入力（インバータ回路4cの出力）ｂ、(c) はア
ンド回路６の入力（インバータ回路4bの出力）ｃ、(d)
はアンド回路６の出力ｄ、(e) はフリップフロップ９の
入力ｅ、(f) はフリップフロップ９の出力端子バーＱの
出力（出力源検出用出力）ｆ、(g) はフリップフロップ
９の出力端子Ｑの出力ｇ、(h) はデバイス2aのピン1aの
出力ｈの波形をそれぞれ表している。
した構成の回路においてデバイス2bの出力がローレベル
になった場合の信号のタイミングチャート、図４は同じ
くデバイス2aの出力がローレベルになった場合の信号の
タイミングチャートを示す。図３，図４において、何れ
も、(a) はデバイス2bのピン1bの出力ａ、(b) はアンド
回路６の入力（インバータ回路4cの出力）ｂ、(c) はア
ンド回路６の入力（インバータ回路4bの出力）ｃ、(d)
はアンド回路６の出力ｄ、(e) はフリップフロップ９の
入力ｅ、(f) はフリップフロップ９の出力端子バーＱの
出力（出力源検出用出力）ｆ、(g) はフリップフロップ
９の出力端子Ｑの出力ｇ、(h) はデバイス2aのピン1aの
出力ｈの波形をそれぞれ表している。
【００１２】まず、初期状態としてフリップフロップ９
のリセット端子Ｒへの入力ｉによって、出力源検出用出
力（出力端子バーＱの出力）ｆをクリアしておく。そし
て、デバイス2bの出力がローレベルになると、そのロー
レベル信号がインバータ回路4cで反転され、アンド回路
６の入力ｂがハイレベルとなって、アンド回路６の出力
ｄがハイレベルとなる。更に、ハイレベルの信号がイン
バータ回路4d, 4eを伝達されて、フリップフロップ９の
入力ｅに立ち上がりエッジがトリガ入力され、出力源検
出用出力ｆがローレベルとなる。同時に、出力端子Ｑの
出力ｇがハイレベルとなり、このハイレベル信号がイン
バータ回路5bにより反転され、ローレベル入力としてデ
バイス2aに伝達される。
のリセット端子Ｒへの入力ｉによって、出力源検出用出
力（出力端子バーＱの出力）ｆをクリアしておく。そし
て、デバイス2bの出力がローレベルになると、そのロー
レベル信号がインバータ回路4cで反転され、アンド回路
６の入力ｂがハイレベルとなって、アンド回路６の出力
ｄがハイレベルとなる。更に、ハイレベルの信号がイン
バータ回路4d, 4eを伝達されて、フリップフロップ９の
入力ｅに立ち上がりエッジがトリガ入力され、出力源検
出用出力ｆがローレベルとなる。同時に、出力端子Ｑの
出力ｇがハイレベルとなり、このハイレベル信号がイン
バータ回路5bにより反転され、ローレベル入力としてデ
バイス2aに伝達される。
【００１３】一方、デバイス2aの出力がローレベルにな
ると、そのローレベル信号がインバータ回路4a, 5aを介
して伝達され、デバイス2bに入力される。また、このと
きのアンド回路６の入力ｂ，ｃは、インバータ回路5a,
4cの伝搬遅延の合計がインバータ回路4bの伝搬遅延より
大きい場合、共にハイレベルとなることがなく、アンド
回路６の出力ｄはローレベルのままである。従って、フ
リップフロップ９の出力源検出用出力ｆはローレベルに
ならない。次に、デバイス2aの出力が無効にされると、
インバータ回路5a, 4cの伝搬遅延の合計とインバータ回
路4bの伝搬遅延との差の期間だけアンド回路６の入力
ｂ，ｃが共にハイレベルとなって、アンド回路６の出力
ｄがハイレベルとなる。ところが、このハイレベル信号
の電圧が次段のインバータ回路4dの入力しきい値電圧よ
り低くなるように、平滑化のためのプルアップ抵抗７及
びコンデンサ８の定数を設定しておけば、このハイレベ
ル信号はインバータ回路4d以降に伝達されず、この期間
においてもフリップフロップ９の出力源検出用出力ｆは
ローレベルにならない。
ると、そのローレベル信号がインバータ回路4a, 5aを介
して伝達され、デバイス2bに入力される。また、このと
きのアンド回路６の入力ｂ，ｃは、インバータ回路5a,
4cの伝搬遅延の合計がインバータ回路4bの伝搬遅延より
大きい場合、共にハイレベルとなることがなく、アンド
回路６の出力ｄはローレベルのままである。従って、フ
リップフロップ９の出力源検出用出力ｆはローレベルに
ならない。次に、デバイス2aの出力が無効にされると、
インバータ回路5a, 4cの伝搬遅延の合計とインバータ回
路4bの伝搬遅延との差の期間だけアンド回路６の入力
ｂ，ｃが共にハイレベルとなって、アンド回路６の出力
ｄがハイレベルとなる。ところが、このハイレベル信号
の電圧が次段のインバータ回路4dの入力しきい値電圧よ
り低くなるように、平滑化のためのプルアップ抵抗７及
びコンデンサ８の定数を設定しておけば、このハイレベ
ル信号はインバータ回路4d以降に伝達されず、この期間
においてもフリップフロップ９の出力源検出用出力ｆは
ローレベルにならない。
【００１４】以上のように、デバイス2bの出力がローレ
ベルになったときにのみ、出力源検出用出力ｆがローレ
ベルになり、デバイス2aの出力がローレベルになったと
きにはローレベルとならない。よって、オープンコレク
タ双方向信号がローレベルになった際に、出力源検出用
出力ｆがローレベルか否かを調べることにより、そのロ
ーレベル出力源のデバイスを用意に特定できる。
ベルになったときにのみ、出力源検出用出力ｆがローレ
ベルになり、デバイス2aの出力がローレベルになったと
きにはローレベルとならない。よって、オープンコレク
タ双方向信号がローレベルになった際に、出力源検出用
出力ｆがローレベルか否かを調べることにより、そのロ
ーレベル出力源のデバイスを用意に特定できる。
【００１５】実施例２．上述した実施例１は、オープン
コレクタ双方向信号においてローレベル出力源を特定す
る場合について説明したが、オープンドレイン双方向信
号についても同様にそのローレベル出力源を特定するこ
とが可能である。この場合の例を実施例２として以下に
説明する。
コレクタ双方向信号においてローレベル出力源を特定す
る場合について説明したが、オープンドレイン双方向信
号についても同様にそのローレベル出力源を特定するこ
とが可能である。この場合の例を実施例２として以下に
説明する。
【００１６】図５は、本発明に係る第２実施例の電気回
路の構成を示す回路図であり、図中22a, 22bはそれぞ
れ、オープンドレイン双方向信号ピン21a, 21bを有する
デバイスである。オープンドレイン双方向信号ピン（以
下単にピンという）1a, 1b間には、後述するようにイン
バータ回路，アンド回路，平滑回路，フリップフロップ
回路から構成されるオープンドレイン双方向信号の出力
源検出回路30が設けられている。
路の構成を示す回路図であり、図中22a, 22bはそれぞ
れ、オープンドレイン双方向信号ピン21a, 21bを有する
デバイスである。オープンドレイン双方向信号ピン（以
下単にピンという）1a, 1b間には、後述するようにイン
バータ回路，アンド回路，平滑回路，フリップフロップ
回路から構成されるオープンドレイン双方向信号の出力
源検出回路30が設けられている。
【００１７】ピン21a, 21b間には、アクティブプルアッ
プ出力のインバータ回路4a, オープンドレイン出力のイ
ンバータ回路25a が直列に接続されている。インバータ
回路4aの出力端はアクティブプルアップ出力のインバー
タ回路4bを介してアンド回路６の一方の入力端に接続さ
れ、インバータ回路25a の出力端はアクティブプルアッ
プ出力のインバータ回路4cを介してアンド回路６の他方
の入力端に接続されている。アンド回路６の出力端は、
プルアップ抵抗７及びコンデンサ８から構成される平滑
回路に接続されると共に、アクティブプルアップ出力の
インバータ回路4d, 4eを介してポジティブエッジトリガ
のフリップフロップ９の入力端子Ｔに接続されている。
フリップフロップ９の出力端子Ｑとデバイス22a のピン
21a との間には、オープンドレイン出力のインバータ回
路25b が設けられている。また、フリップフロップ９の
出力端子バーＱとＤ端子とは接続されている。
プ出力のインバータ回路4a, オープンドレイン出力のイ
ンバータ回路25a が直列に接続されている。インバータ
回路4aの出力端はアクティブプルアップ出力のインバー
タ回路4bを介してアンド回路６の一方の入力端に接続さ
れ、インバータ回路25a の出力端はアクティブプルアッ
プ出力のインバータ回路4cを介してアンド回路６の他方
の入力端に接続されている。アンド回路６の出力端は、
プルアップ抵抗７及びコンデンサ８から構成される平滑
回路に接続されると共に、アクティブプルアップ出力の
インバータ回路4d, 4eを介してポジティブエッジトリガ
のフリップフロップ９の入力端子Ｔに接続されている。
フリップフロップ９の出力端子Ｑとデバイス22a のピン
21a との間には、オープンドレイン出力のインバータ回
路25b が設けられている。また、フリップフロップ９の
出力端子バーＱとＤ端子とは接続されている。
【００１８】次に、動作について説明する。図６は上述
した構成の回路においてデバイス22b の出力がローレベ
ルになった場合の信号のタイミングチャート、図７は同
じくデバイス22a の出力がローレベルになった場合の信
号のタイミングチャートを示す。図６，図７において、
何れも、(a) はデバイス22b のピン21b の出力ａ、(b)
はアンド回路６の入力（インバータ回路4cの出力）ｂ、
(c) はアンド回路６の入力（インバータ回路4bの出力）
ｃ、(d) はアンド回路６の出力ｄ、(e) はフリップフロ
ップ９の入力ｅ、(f) はフリップフロップ９の出力端子
バーＱの出力（出力源検出用出力）ｆ、(g) はフリップ
フロップ９の出力端子Ｑの出力ｇ、(h)はデバイス22a
のピン21a の出力ｈの波形をそれぞれ表している。
した構成の回路においてデバイス22b の出力がローレベ
ルになった場合の信号のタイミングチャート、図７は同
じくデバイス22a の出力がローレベルになった場合の信
号のタイミングチャートを示す。図６，図７において、
何れも、(a) はデバイス22b のピン21b の出力ａ、(b)
はアンド回路６の入力（インバータ回路4cの出力）ｂ、
(c) はアンド回路６の入力（インバータ回路4bの出力）
ｃ、(d) はアンド回路６の出力ｄ、(e) はフリップフロ
ップ９の入力ｅ、(f) はフリップフロップ９の出力端子
バーＱの出力（出力源検出用出力）ｆ、(g) はフリップ
フロップ９の出力端子Ｑの出力ｇ、(h)はデバイス22a
のピン21a の出力ｈの波形をそれぞれ表している。
【００１９】まず、初期状態としてフリップフロップ９
のリセット端子Ｒへの入力ｉによって、出力源検出用出
力（出力端子バーＱの出力）ｆをクリアしておく。そし
て、デバイス22b の出力がローレベルになると、そのロ
ーレベル信号がインバータ回路4cで反転され、アンド回
路６の入力ｂがハイレベルとなって、アンド回路６の出
力ｄがハイレベルとなる。更に、ハイレベルの信号がイ
ンバータ回路4d, 4eを伝達されて、フリップフロップ９
の入力ｅに立ち上がりエッジがトリガ入力され、出力源
検出用出力ｆがローレベルとなる。同時に、出力端子Ｑ
の出力ｇがハイレベルとなり、このハイレベル信号がイ
ンバータ回路25b により反転され、ローレベル入力とし
てデバイス22a に伝達される。
のリセット端子Ｒへの入力ｉによって、出力源検出用出
力（出力端子バーＱの出力）ｆをクリアしておく。そし
て、デバイス22b の出力がローレベルになると、そのロ
ーレベル信号がインバータ回路4cで反転され、アンド回
路６の入力ｂがハイレベルとなって、アンド回路６の出
力ｄがハイレベルとなる。更に、ハイレベルの信号がイ
ンバータ回路4d, 4eを伝達されて、フリップフロップ９
の入力ｅに立ち上がりエッジがトリガ入力され、出力源
検出用出力ｆがローレベルとなる。同時に、出力端子Ｑ
の出力ｇがハイレベルとなり、このハイレベル信号がイ
ンバータ回路25b により反転され、ローレベル入力とし
てデバイス22a に伝達される。
【００２０】一方、デバイス22a の出力がローレベルに
なると、そのローレベル信号がインバータ回路4a, 25a
を介して伝達され、デバイス22b に入力される。また、
このときのアンド回路６の入力ｂ，ｃは、インバータ回
路25a, 4c の伝搬遅延の合計がインバータ回路4bの伝搬
遅延より大きい場合、共にハイレベルとなることがな
く、アンド回路６の出力ｄはローレベルのままである。
従って、フリップフロップ９の出力源検出用出力ｆはロ
ーレベルにならない。次に、デバイス22a の出力が無効
にされると、インバータ回路25a, 4c の伝搬遅延の合計
とインバータ回路4bの伝搬遅延との差の期間だけアンド
回路６の入力ｂ，ｃが共にハイレベルとなって、アンド
回路６の出力ｄがハイレベルとなる。ところが、このハ
イレベル信号の電圧が次段のインバータ回路4dの入力し
きい値電圧より低くなるように、平滑化のためのプルア
ップ抵抗７及びコンデンサ８の定数を設定しておけば、
このハイレベル信号はインバータ回路4d以降に伝達され
ず、この期間においてもフリップフロップ９の出力源検
出用出力ｆはローレベルにならない。
なると、そのローレベル信号がインバータ回路4a, 25a
を介して伝達され、デバイス22b に入力される。また、
このときのアンド回路６の入力ｂ，ｃは、インバータ回
路25a, 4c の伝搬遅延の合計がインバータ回路4bの伝搬
遅延より大きい場合、共にハイレベルとなることがな
く、アンド回路６の出力ｄはローレベルのままである。
従って、フリップフロップ９の出力源検出用出力ｆはロ
ーレベルにならない。次に、デバイス22a の出力が無効
にされると、インバータ回路25a, 4c の伝搬遅延の合計
とインバータ回路4bの伝搬遅延との差の期間だけアンド
回路６の入力ｂ，ｃが共にハイレベルとなって、アンド
回路６の出力ｄがハイレベルとなる。ところが、このハ
イレベル信号の電圧が次段のインバータ回路4dの入力し
きい値電圧より低くなるように、平滑化のためのプルア
ップ抵抗７及びコンデンサ８の定数を設定しておけば、
このハイレベル信号はインバータ回路4d以降に伝達され
ず、この期間においてもフリップフロップ９の出力源検
出用出力ｆはローレベルにならない。
【００２１】以上のように、デバイス22b の出力がロー
レベルになったときにのみ、出力源検出用出力ｆがロー
レベルになり、デバイス22a の出力がローレベルになっ
たときにはローレベルとならない。よって、オープンド
レイン双方向信号がローレベルになった際に、出力源検
出用出力ｆがローレベルか否かを調べることにより、そ
のローレベル出力源のデバイスを用意に特定できる。
レベルになったときにのみ、出力源検出用出力ｆがロー
レベルになり、デバイス22a の出力がローレベルになっ
たときにはローレベルとならない。よって、オープンド
レイン双方向信号がローレベルになった際に、出力源検
出用出力ｆがローレベルか否かを調べることにより、そ
のローレベル出力源のデバイスを用意に特定できる。
【００２２】
【発明の効果】以上ののように本発明の電気回路では、
オープンコレクタ双方向信号またはオープンドレイン双
方向信号のアンドタイ接続間にローレベル出力源を検出
する信号回路を構成したので、オープンコレクタ双方向
信号またはオープンドレイン双方向信号がローレベルに
なった際に、ローレベル出力源のデバイスを特定するこ
とが可能となる。
オープンコレクタ双方向信号またはオープンドレイン双
方向信号のアンドタイ接続間にローレベル出力源を検出
する信号回路を構成したので、オープンコレクタ双方向
信号またはオープンドレイン双方向信号がローレベルに
なった際に、ローレベル出力源のデバイスを特定するこ
とが可能となる。
【図１】電気回路におけるオープンコレクタ双方向信号
のアンドタイ接続の一例を示す模式図である。
のアンドタイ接続の一例を示す模式図である。
【図２】本発明に係る電気回路の第１実施例の構成を示
す回路図である。
す回路図である。
【図３】図２における回路の各点における信号のタイミ
ングチャートである。
ングチャートである。
【図４】図２における回路の各点における信号のタイミ
ングチャートである。
ングチャートである。
【図５】本発明に係る電気回路の第２実施例の構成を示
す回路図である。
す回路図である。
【図６】図５における回路の各点における信号のタイミ
ングチャートである。
ングチャートである。
【図７】図５における回路の各点における信号のタイミ
ングチャートである。
ングチャートである。
1a, 1b オープンコレクタ双方向信号ピン 2a, 2b デバイス 10 出力源検出回路 21a, 21b オープンドレイン双方向信号ピン 22a, 22b デバイス 30 出力源検出回路
Claims (2)
- 【請求項１】 ２個のデバイスがオープンコレクタ双方
向信号のアンドタイ接続されている電気回路において、
前記オープンコレクタ双方向信号がローレベルになった
際に、何れのデバイスがローレベル出力源であるかを検
出する手段をアンドタイ接続間に設けたことを特徴とす
る電気回路。 - 【請求項２】 ２個のデバイスがオープンドレイン双方
向信号のアンドタイ接続されている電気回路において、
前記オープンドレイン双方向信号がローレベルになった
際に、何れのデバイスがローレベル出力源であるかを検
出する手段をアンドタイ接続間に設けたことを特徴とす
る電気回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4145460A JPH05344178A (ja) | 1992-06-05 | 1992-06-05 | 電気回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4145460A JPH05344178A (ja) | 1992-06-05 | 1992-06-05 | 電気回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05344178A true JPH05344178A (ja) | 1993-12-24 |
Family
ID=15385749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4145460A Pending JPH05344178A (ja) | 1992-06-05 | 1992-06-05 | 電気回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05344178A (ja) |
-
1992
- 1992-06-05 JP JP4145460A patent/JPH05344178A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890010922A (ko) | Dc 테스트 기능을 갖춘 반도체 집적회로 | |
| JP2532740B2 (ja) | アドレス遷移検出回路 | |
| JPH05344178A (ja) | 電気回路 | |
| US20070216444A1 (en) | Interface circuit and control method thereof | |
| JPH0133052B2 (ja) | ||
| JP3025551B2 (ja) | 直流特性試験回路 | |
| JP3116706B2 (ja) | トリガ入力回路 | |
| JPS6230667B2 (ja) | ||
| JP2845251B2 (ja) | 集積回路装置 | |
| JPH0348468B2 (ja) | ||
| JPS60100820A (ja) | 単安定マルチバイブレ−タ | |
| JP2583446B2 (ja) | クロック信号の停止検出回路 | |
| JPH0495785A (ja) | 半導体集積回路装置 | |
| KR0120414Y1 (ko) | 에지 트리거 lsi 제어장치 | |
| JPH03163909A (ja) | パルスピーク検出回路 | |
| JP2806658B2 (ja) | 電池低電圧検出回路 | |
| JP3678291B2 (ja) | 伝送遅延改善回路 | |
| JPH01220016A (ja) | バス送出回路 | |
| JPH0377116A (ja) | バス中継回路 | |
| JPS6217727Y2 (ja) | ||
| JP2917711B2 (ja) | 出力バッファ回路 | |
| JPS61150413A (ja) | ハイインピ−ダンス状態検知入力回路 | |
| JPH03163632A (ja) | マイクロコンピュータテスト回路 | |
| JPH02306326A (ja) | 伝送信号自動切り替え装置 | |
| JPS6338727B2 (ja) |