JPH03173462A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03173462A JPH03173462A JP1313923A JP31392389A JPH03173462A JP H03173462 A JPH03173462 A JP H03173462A JP 1313923 A JP1313923 A JP 1313923A JP 31392389 A JP31392389 A JP 31392389A JP H03173462 A JPH03173462 A JP H03173462A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead
- thin plate
- external lead
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法、特にＪ字型外部リードを持つ低
融点ガラス封止セラミックパッケージを用いる半導体装
置の製造方法に関し、 Ｊ字型外部リードに良好な半田濡れ性を付与することを
目的とし、 パッケージの基体３に固着され３字型に曲げられた外部
リード１Ａ先端と該基体３との間に導電性材料からなる
薄板４を挟み込む工程と、その後該外部リード１Ａ表面
に電解メッキを施す工程と、その後該薄板４を除去する
工程とを有するよう番ζ構成する。
融点ガラス封止セラミックパッケージを用いる半導体装
置の製造方法に関し、 Ｊ字型外部リードに良好な半田濡れ性を付与することを
目的とし、 パッケージの基体３に固着され３字型に曲げられた外部
リード１Ａ先端と該基体３との間に導電性材料からなる
薄板４を挟み込む工程と、その後該外部リード１Ａ表面
に電解メッキを施す工程と、その後該薄板４を除去する
工程とを有するよう番ζ構成する。
本発明は、半導体装置の製造方法、特にＪ字型外部リー
ドを持つ低融点ガラス封止セラミックパッケージを用い
る半導体装置の製造方法に関する。
ドを持つ低融点ガラス封止セラミックパッケージを用い
る半導体装置の製造方法に関する。
近年、集積回路の高集積化と並行して実装の高密度化が
進められ、パッケージに対しては小型化の要求が続いて
いる。外部リードの３字型化もその一貫として進められ
たものであり、外部リードが内側に曲げられているため
実装面積が小さい上、表面実装が可能である等の長所を
有している。但しこれを低融点ガラス封止セラミックパ
ッケージに適用した場合には、外部リードに良好な半田
濡れ性を付与するためのメッキを、施すことが容易では
ないとう問題があり、この問題の解決が望まれている。
進められ、パッケージに対しては小型化の要求が続いて
いる。外部リードの３字型化もその一貫として進められ
たものであり、外部リードが内側に曲げられているため
実装面積が小さい上、表面実装が可能である等の長所を
有している。但しこれを低融点ガラス封止セラミックパ
ッケージに適用した場合には、外部リードに良好な半田
濡れ性を付与するためのメッキを、施すことが容易では
ないとう問題があり、この問題の解決が望まれている。
〔従来の技術］
従来のＪ字型外部リードを持つ低融点ガラス封止セラミ
ックパッケージを用いる半導体装置の製造方法を第３図
により説明する。尚、低融点ガラス封止セラミックパッ
ケージとしては、ＤＴＰタイプのものとフラットパッケ
ージタイプのものとがあるが、ここでは後者を例にとっ
て説明する（前者の場合でも略同じである）。
ックパッケージを用いる半導体装置の製造方法を第３図
により説明する。尚、低融点ガラス封止セラミックパッ
ケージとしては、ＤＴＰタイプのものとフラットパッケ
ージタイプのものとがあるが、ここでは後者を例にとっ
て説明する（前者の場合でも略同じである）。
第３図（ａ）〜（ｄ）は従来の製造工程を説明するため
の模式断面図である。（ａ）図において、１は鉄ニツケ
ル合金製（４２７０イ等）等のリードフレームであり、
内部リードＩＢ、外部リード１Ａ及び総ての外部リード
１Ａを連結するフレームＩＣからなる。この内部リード
ＩＢの部分で封止材２（低融点ガラス）により基体３に
固着されている。この（ａ）図の状態のものを、先ずリ
ードフレーム１のフレームＩＣ部分を切断除去し、次い
で各外部リード１Ａの先端側に半円形の曲げを施す。こ
の状態が（ｂ）図である。更に外部リード１への付は根
近傍で直角的げを施すと外部リード１Ａは５字型をなし
、（Ｃ）図の状態となる。
の模式断面図である。（ａ）図において、１は鉄ニツケ
ル合金製（４２７０イ等）等のリードフレームであり、
内部リードＩＢ、外部リード１Ａ及び総ての外部リード
１Ａを連結するフレームＩＣからなる。この内部リード
ＩＢの部分で封止材２（低融点ガラス）により基体３に
固着されている。この（ａ）図の状態のものを、先ずリ
ードフレーム１のフレームＩＣ部分を切断除去し、次い
で各外部リード１Ａの先端側に半円形の曲げを施す。こ
の状態が（ｂ）図である。更に外部リード１への付は根
近傍で直角的げを施すと外部リード１Ａは５字型をなし
、（Ｃ）図の状態となる。
次に半導体チップ５を基体３の中央凹部にボンディング
し、更にこの半導体チップ５と内部リードＩＢ先端部と
の間をアルミ製のワイヤ６により接続し、次に封止材７
（低融点ガラス）を予めその裏面周縁部に印刷・焼成し
たセラミック製のキャップ８を内部リードＩＢ上に載置
して加熱し、封止する。この状態が（ｄ）図である。
し、更にこの半導体チップ５と内部リードＩＢ先端部と
の間をアルミ製のワイヤ６により接続し、次に封止材７
（低融点ガラス）を予めその裏面周縁部に印刷・焼成し
たセラミック製のキャップ８を内部リードＩＢ上に載置
して加熱し、封止する。この状態が（ｄ）図である。
以上で組立工程を終了し、外装工程に移る。先ず外部リ
ード１Ａの酸化膜除去のためにエツチングを行い、次い
で外部リード１への半田デイツプを行って、工程を完了
する。
ード１Ａの酸化膜除去のためにエツチングを行い、次い
で外部リード１への半田デイツプを行って、工程を完了
する。
ところがこのように鉄ニツケル合金の外部リードに直接
半田デイツプを施した場合、常に安定して半田が濡れる
とは限らず、半田の濡れ不足等の不具合を生じ易いと言
う問題があった。
半田デイツプを施した場合、常に安定して半田が濡れる
とは限らず、半田の濡れ不足等の不具合を生じ易いと言
う問題があった。
本発明は、このような問題を解決して、Ｊ字型外部リー
ドに良好な半田濡れ性を付与することが出来る半導体装
置の製造方法を提供することを目的とする。
ドに良好な半田濡れ性を付与することが出来る半導体装
置の製造方法を提供することを目的とする。
この目的は、本発明によれば、パッケージの基体３に固
着され５字型に曲げられた外部リード１Ａ先端と該基体
３との間に導電性材料からなる薄板４を挟み込む工程と
、その後核外部リード１Ａ表面に電解メッキを施す工程
と、その後該薄板４を除去する工程とを有することを特
徴とする半導体装置の製造方法とすることで、達成され
る。
着され５字型に曲げられた外部リード１Ａ先端と該基体
３との間に導電性材料からなる薄板４を挟み込む工程と
、その後核外部リード１Ａ表面に電解メッキを施す工程
と、その後該薄板４を除去する工程とを有することを特
徴とする半導体装置の製造方法とすることで、達成され
る。
鉄ニツケル合金の外部リードに錫メッキを施せば良好な
半田濡れ性が得られることは周知であるが、Ｊ字型外部
リードの場合には外部リードを５字型に成形する前にリ
ードフレームのフレーム部分を切断除去しなければなら
ず、その時点で外部リードが個々に分離されてしまうた
め、量産ラインでは後の工程で電解メッキを行うことが
出来なかった。無電解でメッキを行う方法もあるが、リ
ード以外の部分にも導電性皮膜を形成することがある等
の問題があり、適用が困難である。
半田濡れ性が得られることは周知であるが、Ｊ字型外部
リードの場合には外部リードを５字型に成形する前にリ
ードフレームのフレーム部分を切断除去しなければなら
ず、その時点で外部リードが個々に分離されてしまうた
め、量産ラインでは後の工程で電解メッキを行うことが
出来なかった。無電解でメッキを行う方法もあるが、リ
ード以外の部分にも導電性皮膜を形成することがある等
の問題があり、適用が困難である。
本発明では一枚の金属の薄板をパッケージの基体と外部
リード先端との間に挟み込んで総ての外部リードに接触
させて導通を取ることで、電解メッキを行うことを可能
とした。
リード先端との間に挟み込んで総ての外部リードに接触
させて導通を取ることで、電解メッキを行うことを可能
とした。
本発明に基づく半導体装置の製造方法の一実施例を第１
図及び第２図により説明する。尚、低融点ガラス封止セ
ラミックパッケージとしては、ＤＩＰタイプのものとフ
ラットパッケージタイプのものとがあるが、ここでは後
者を例にとって説明する（前者の場合でも略同じである
）。第１図（ａ）〜（ｅ）は本発明の実施例の工程を説
明するための模式断面図である。（ａ）図において、１
は銖ニッケル合金（４２７０イ等）製のリードフレーム
であり、内部リードＩＢ、外部リード１Ａ及び総ての外
部リード１Ａを連結するフレームＩＣからなる。この内
部リードＩＢの部分で封止材２（低融点ガラス）により
基体３に固着されている。
図及び第２図により説明する。尚、低融点ガラス封止セ
ラミックパッケージとしては、ＤＩＰタイプのものとフ
ラットパッケージタイプのものとがあるが、ここでは後
者を例にとって説明する（前者の場合でも略同じである
）。第１図（ａ）〜（ｅ）は本発明の実施例の工程を説
明するための模式断面図である。（ａ）図において、１
は銖ニッケル合金（４２７０イ等）製のリードフレーム
であり、内部リードＩＢ、外部リード１Ａ及び総ての外
部リード１Ａを連結するフレームＩＣからなる。この内
部リードＩＢの部分で封止材２（低融点ガラス）により
基体３に固着されている。
この（ａ）図の状態のものを、先ずリードフレーム１の
フレームＩＣ部分を切断除去し、次いで各外部リード１
Ａの先端側に半円形の曲げ加工を施す。
フレームＩＣ部分を切断除去し、次いで各外部リード１
Ａの先端側に半円形の曲げ加工を施す。
この時点で基体３上に薄板４を載置しておく。この状態
が（ｂ）図である。この薄板４はアルミニウム製であり
、外形寸法は基体３のそれと略等しく、厚さは次の直角
曲げ加工完了後の外部リード１Ａ先端と基体３とのギャ
ップより若干大とする（例えばギャップが０．１５ｍｍ
ならば厚さは０．１７〜０゜１８ｍｍ程度）。次に外部
リード１＾の付は根近傍で直角曲げを施すと外部リード
１Ａは所望の３字型をなし、（Ｃ）図の状態となる。こ
の時点で総ての外部リードＬＡが薄板４と接触している
。
が（ｂ）図である。この薄板４はアルミニウム製であり
、外形寸法は基体３のそれと略等しく、厚さは次の直角
曲げ加工完了後の外部リード１Ａ先端と基体３とのギャ
ップより若干大とする（例えばギャップが０．１５ｍｍ
ならば厚さは０．１７〜０゜１８ｍｍ程度）。次に外部
リード１＾の付は根近傍で直角曲げを施すと外部リード
１Ａは所望の３字型をなし、（Ｃ）図の状態となる。こ
の時点で総ての外部リードＬＡが薄板４と接触している
。
次に半導体チップ５を基体３の中央凹部にボンディング
し、更にこの半導体チップ５と内部リードＩＢ先端部と
の間をアルミ製のワイヤ６により接続し、次に封止材７
（低融点ガラス）を予めその裏面周縁部に印刷・焼成し
たセラミック製のキャップ８を内部リードＩＢ上に載置
して加熱し、封止する。この状態が（ｄ）図である。
し、更にこの半導体チップ５と内部リードＩＢ先端部と
の間をアルミ製のワイヤ６により接続し、次に封止材７
（低融点ガラス）を予めその裏面周縁部に印刷・焼成し
たセラミック製のキャップ８を内部リードＩＢ上に載置
して加熱し、封止する。この状態が（ｄ）図である。
以上で組立工程を終了し、外装工程に移る。先ず外部リ
ード１Ａ表面の酸化膜除去のためにエツチングを行い、
次いで外部リード１Ａ表面に錫の電解メッキを施す。そ
の後希塩酸によりアルミニウム製の薄板４をエツチング
により除去して、工程を完了する。この状態が（ｅ）図
である。尚、希塩酸によりアルミニウム製の薄板４をエ
ツチングする際に錫メッキの表面も若干侵されるため、
外部リード１Ａにエツチングマスクを付けるか、或いは
錫メッキの上に更に半田デイツプを施しておくことによ
り良い結果を得た（半田には錫が含まれているためエツ
チングの影響は皆無ではないが、半田濡れ性を損なうに
は至らなかった）。
ード１Ａ表面の酸化膜除去のためにエツチングを行い、
次いで外部リード１Ａ表面に錫の電解メッキを施す。そ
の後希塩酸によりアルミニウム製の薄板４をエツチング
により除去して、工程を完了する。この状態が（ｅ）図
である。尚、希塩酸によりアルミニウム製の薄板４をエ
ツチングする際に錫メッキの表面も若干侵されるため、
外部リード１Ａにエツチングマスクを付けるか、或いは
錫メッキの上に更に半田デイツプを施しておくことによ
り良い結果を得た（半田には錫が含まれているためエツ
チングの影響は皆無ではないが、半田濡れ性を損なうに
は至らなかった）。
第２図は第１図（Ｃ）の上面又は（ｄ）の下面に相当す
る模式平面図である。薄板４の中央部は外部リード１Ａ
相互間の導通を取るのには寄与しないため、これを除去
してエツチングの負担を軽くしである。
る模式平面図である。薄板４の中央部は外部リード１Ａ
相互間の導通を取るのには寄与しないため、これを除去
してエツチングの負担を軽くしである。
本発明は以上の実施例に限定されることなく、更に種々
変形して実施出来る。例えば薄板４を電解メンキ直前に
外部リード１Ａと基板３との間に押し込み、電解メッキ
終了後にこれを引き抜く方法を取ることも可能であり、
この場合には希塩酸によりアルミニウムの薄板をエツチ
ングにより除去する工程は不要となる。
変形して実施出来る。例えば薄板４を電解メンキ直前に
外部リード１Ａと基板３との間に押し込み、電解メッキ
終了後にこれを引き抜く方法を取ることも可能であり、
この場合には希塩酸によりアルミニウムの薄板をエツチ
ングにより除去する工程は不要となる。
（発明の効果〕
以上説明したように、本発明によれば、Ｊ字型外部リー
ドに錫の電解メッキを施して良好な半田濡れ性を付与す
ることが出来る半導体装置の製造方法を提供することが
出来、歩留り向上に寄与するところが大である。
ドに錫の電解メッキを施して良好な半田濡れ性を付与す
ることが出来る半導体装置の製造方法を提供することが
出来、歩留り向上に寄与するところが大である。
第１図は本発明の実施例の製造工程を説明するための模
式断面図、 第２図は本発明の実施例を示す模式平面図、第３図は従
来の製造工程を説明するための模式断面図、である。 図中、■はリードフレーム、 １Ａは外部リード、 ＩＢは内部リード、 ＩＣはフレーム、 ３は基体、 ４は薄板、である。 本発明の芙売居・ｌ１ｌ）！！±丁程Σ説明Ｔ５たぬの
横久誼面図第 １ 図 ／＄−耗明の定施例は示り模武平面図 第 図
式断面図、 第２図は本発明の実施例を示す模式平面図、第３図は従
来の製造工程を説明するための模式断面図、である。 図中、■はリードフレーム、 １Ａは外部リード、 ＩＢは内部リード、 ＩＣはフレーム、 ３は基体、 ４は薄板、である。 本発明の芙売居・ｌ１ｌ）！！±丁程Σ説明Ｔ５たぬの
横久誼面図第 １ 図 ／＄−耗明の定施例は示り模武平面図 第 図
Claims (1)
- 【特許請求の範囲】 半導体素子を収容するパッケージの外部リード（１Ａ）
がＪ字型をなす半導体装置の製造方法であって、 該パッケージの基体（３）に固着されＪ字型に曲げられ
た該外部リード（１Ａ）先端と該基体（３）との間に導
電性材料からなる薄板（４）を挟み込む工程と、 その後該外部リード（１Ａ）表面に電解メッキを施す工
程と、 その後該薄板（４）を除去する工程とを有することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1313923A JPH03173462A (ja) | 1989-12-01 | 1989-12-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1313923A JPH03173462A (ja) | 1989-12-01 | 1989-12-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03173462A true JPH03173462A (ja) | 1991-07-26 |
Family
ID=18047148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1313923A Pending JPH03173462A (ja) | 1989-12-01 | 1989-12-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03173462A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06132440A (ja) * | 1992-10-22 | 1994-05-13 | Kyocera Corp | 半導体装置 |
| CN109461705A (zh) * | 2018-11-13 | 2019-03-12 | 中国电子科技集团公司第十三研究所 | 陶瓷封装外壳 |
-
1989
- 1989-12-01 JP JP1313923A patent/JPH03173462A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06132440A (ja) * | 1992-10-22 | 1994-05-13 | Kyocera Corp | 半導体装置 |
| CN109461705A (zh) * | 2018-11-13 | 2019-03-12 | 中国电子科技集团公司第十三研究所 | 陶瓷封装外壳 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004103981A (ja) | 固体電解コンデンサの製造方法及びこの方法によって製造される固体電解コンデンサ | |
| JP2000188353A (ja) | ボールグリッドアレイ型半導体装置及びその製造方法 | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JPH0129050B2 (ja) | ||
| JP3542115B2 (ja) | 固体電解コンデンサおよびその製造方法 | |
| US20060126273A1 (en) | Solid electrolytic capacitor with face-down terminals, manufacturing method of the same, and lead frame for use therein | |
| JPH04246813A (ja) | ヒューズ入り固体電解コンデンサ | |
| JPH03104148A (ja) | 半導体集積回路用パッケージ | |
| JP2748548B2 (ja) | チップ形固体電解コンデンサ | |
| JPS61234060A (ja) | 半導体装置のリ−ドフレ−ム製造方法 | |
| JPH0132355Y2 (ja) | ||
| JPH04171854A (ja) | 半導体装置用リードフレーム | |
| JPH11340373A (ja) | 薄小型樹脂封止パッケージ | |
| JP4307439B2 (ja) | 固体電解コンデンサの製造方法 | |
| JPH0625952Y2 (ja) | チップ型電子部品 | |
| JPH02184059A (ja) | ミニモールド型半導体装置とリードフレーム及びミニモールド型半導体装置の製造方法 | |
| JPH04333267A (ja) | 表面実装半導体装置の製造方法 | |
| JP2002175953A (ja) | コンデンサ用リードフレーム | |
| JPH0369130A (ja) | 樹脂封止型半導体装置 | |
| JPH0287613A (ja) | チップ形固体電解コンデンサの製造方法 | |
| JPH04290254A (ja) | 半導体装置用リードフレーム | |
| JPS5988818A (ja) | 樹脂外装固体電解コンデンサの製造方法 | |
| JPH02122641A (ja) | フィルムキャリアの製造方法 | |
| JPS58100967A (ja) | 金属部品の製造方法 | |
| JPH05251607A (ja) | 半導体装置の外部リードの鍍金用治具およびその治具を使用した鍍金方法 |