JPH031735A

JPH031735A - ブリッジ装置

Info

Publication number: JPH031735A
Application number: JP1136695A
Authority: JP
Inventors: Wataru Nakajima; 渉中島
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-05-30
Filing date: 1989-05-30
Publication date: 1991-01-08
Anticipated expiration: 2013-09-10
Also published as: JP2796730B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（概要〕学習機能付きのＭＡＣブリッジ装置に関し、この種のＭ
ＡＣブリッジ装置において、ＭＡＣアドレス・テーブル
の学習内容が非所望に消失するのを防止することを目的
とし、トラフィック量が多い時には単位時間当たりの増分量が
大きく、トラフィック量が少ないときには単位時間当た
りの増分量が小さくなるように、ＭＡＣアドレス・テー
ブルの無通信タイマの値を増加させるものある。

また、電源断時には、揮発性メモリに格納されているＭ
ＡＣアドレス・チーフルを不揮発性メモリに退避させ、
電源投入時には、不揮発性メモリのＭＡＣアドレス・テ
ーブルを揮発性メモリの所定領域に復元するものである
。

［産業上の利用分野］本発明は、学習機能付きのＭＡＣブリッジ装置に関する
ものである。

〔従来の技術〕

第４図はＭＡＣブリッジ装置の概要を示す図である。同
図において、ＭＢはＭＡＣブリッジ装置、ＰｌないしＰ
３はポート、ｒ、ＡＮＩないしＬＡＮ３はローカル・エ
リア・ネットワーク、ＨＣは汎用コンピュータ、ＷＳは
ワーク・ステーション、Ｔは端末、ＰＲはプリンタ、Ｐ
Ｃはパソコン、Ｍは記憶装置をそれぞれ示している。Ｍ
ＡＣは、訃ｄｉａ　Ａｃｅｓｓ　Ｃｏｎｔｒｏｌ　　（
媒体アクセス制御）の略である。

ＭＡＣブリ、ジ装置とは、同種または異種のＭＡＣ副層
を持つＬＡＮをＭＡＣ副層により接続し、Ｌ　Ｌ　Ｃ（
Ｌｏｇｉｃａｌ　Ｌｉｎｋ　Ｃｏｎｔｒｏｌ）以上のデ
ータをトランスペアレントに中継するものである。この
機能を実現するために、Ｍ　Ａ　Ｃブリッジ装置は、送
信されてきたフレームより送信宛先ＭＡＣ・アドレス（
ＤＡ）を読み取り、そのＤＡによりフレームを送り出す
ＬＡＮ　（送信ポート）を決定する機能が必要である。

この送信ポートを決定する方式として、（ａ）　　予め
ルーティング・テーブルと言う送信ポートとＭＡＣアド
レスを対応付けたテーブルを検索する方式と（′ｂ）ルーティング・テーブルを予め固定的に持つの
ではなく、ブリッジを通過するフレームにより動的に登
録・更新・削除を行いながらテーブルを生成する方式とが知られている。後者をＭＡＣブリッジ学習機能方式と
呼び、そのテーブルをＭＡＣアドレス・テーブルと呼ぶ
。

第５図はＭＡＣアドレス・テーブルを示す図である。同
図において、ＴＢＬはＭＡＣアドレス・テーブルを示す
。

ＭＡＣアドレス・テーブルには、フレーム受信時にその
送り元アドレス（ＳΔ）とその受信ポート（ＲＰ）を対
応付けて書き込まれる。そのＳＡ宛のフレームが送信さ
れて来た場合、そのＲＰに出力する。しかし、登録する
ばかりでは、チーフルが大きくなり、検索に時間がかか
るし、滅多に使われないアドレスが何時までも登録され
ていることになる。このため、無通信タイマと呼ばれる
登録してからの時間をテーブルに付は加え、一定時間を
越えたものは削除する方法が取られてきた。

第６図はＭＡＣブリッジの電気回路の例を示す図である
。同図において、■は主制御プロセッサ、２はコントロ
ーラ、３はメモリ・コントローラ、４はメモリ、５ない
し７はライン・セット、８はコント［１−ラ、７９はメ
モリをそれぞれ示している。

また、実線は制御信号を示し、幅の太い綿はデータ・バ
スを示す。

主制御プロセッサ１は、コントローラ２．メモリ・コン
トローラ３およびメモリ４を有している。

コントローラ２はプｄセッサであり、メモリ４の中にＭ
ＡＣアドレス・テーブルＴＢＬが存在する。

ライン・セット５，６．７は、それぞれポートＰ１、Ｐ
２．Ｐ３に対応するものである。各ライン・セットは、
コントローラ８とメモリとを有している。

第７図は従来の無通信タイマの更新処理を示す図である
。なお、エレメントとはＭＡＣアドレス・テーブルの行
に対応する。一定時間毎にタイマ割込みが発生するが、
タイマ割込みが発生すると、下記のような処理が行われ
る。

■　メモリ（ＭＡＣアドレス・テーブル）から先頭エレ
メントを探す。

■　エレメントのタイマ値を１だけカウント・アンプす
る。

■　タイマ値が成る一定値を越えているか、否かを調べ
る。ＹＥＳのときは■に進み、ＮＯのときは■に進む。

■　そのエレメントを削除する。次に■に進む。

■　次のエレメントを探す。

■　次のエレメントがないか、否かを調べる。Ｎｏのと
きは■に戻り、ＹＩＥＳのときは終了として通常の処理
に移る。

〔発明が解決しようとする課題］従来の技術では、単に時間的に通信が中断された場合に
はＭＡＣアドレス・テーブルから全てのエレメントが削
除され、今まで学習したものが無くなってしまう。また
、ＭＡＣブリッジ装置の電源が断した場合にも学習によ
って得られたＭＡＣアドレス・テーブルの内容が消失し
てしまう。

本発明は、この点に鑑みて創作されたものであって、受
信したフレームの送り元アドレスと受信ポートが書き込
まれるＭＡＣアドレス・テーブルを持つＭＡＣブリッジ
装置において、学習によって得られたＭＡＣアドレス・
テーブルの内容が非所望に消失するのを防止することを
目的としている。

〔課題を解決するための手段〕

第１図は本発明の原理説明図である。第１図（ａ）は本
発明の機能ブロックを示し、第１図（ト））は本発明に
よる無通信タイマの更新原理を示す。同図において、Ｍ
ＢはＭＡＣブリッジ装置、ＭＣＰは主制御部、ＴＢＬは
ＭＡＣアドレス・テーブル、ＮＶＳは不揮発性メモリ、
ＰｌないしＰ６はポートをそれぞれ示している。

フレームは、送信宛先アドレスＤＡ、送り元アドレスＳ
Ａおよびデータから構成される。例えば、ポートＰ１か
らＤＡ＝Ｉ、５Ａ＝Ｊのフレームが人力されると、Ｓシ
ラするエレメントがＭＡＣアドレス・テーブルに存在し
ないことを条件として、ＭＡＣアドレス・テーブルＴＢ
Ｌの空きのエレメント（例えば４番目の）のアドレス欄
にＪ、ボー日間にＰＩ、　　タイマ欄に０が書き込まれ
る。次に、ポートＰ２からＤＡ＝Ｊ、５Ａ＝Ｋを持つフ
レームが入力されると、該当するエレメントがＭＡＣア
ドレス・テーブルに存在しないことを条件として、ＭＡ
Ｃアドレス・テーブルの空きエレメント（例えば第５番
目の）のアドレス憫にに、ポート憫にＰ２．タイマ憫に
０が書き込まれる。アドレスＪはポートＰＬに対応付け
られているので、ポートＰ２から人力されたＤＡ＝Ｊ、
５Ａ＝Ｋを持つフレームは、ポートＰ１から出力される
。なお、アドレス欄の値がＪであるエレメントがＭＡＣ
アドレス・テーブルの中に存在しなかった場合には、ポ
ートＰ２から入力されたＤＡ＝Ｊ、５Ａ＝Ｋを持つフレ
ームは、ポートＰ２を除く全てのポートから出力される
。空きでないエレメントのタイマ欄の値は時間の経過と
共に増加するが、エレメントのポート＆１のポート名で
指定されるポートから当工亥エレメントのアドレス欄の
アドレスと同じＳＡを持つフレームが人力された時には
、当該エレメントのタイマ欄の値は０にされる。上述の
ような制御は、従来の技術でも行われている。

第１図（ｂ）に示すように、本発明においては、トラフ
ィック量が多いときには単位時間当たりの増分量が大き
く、トラフィック量が少ないときには単位時間当たりの
増分量が小さくなるように、エレメントのタイマ欄の値
を増加させる。エレメントのタイマ欄の値が一定値を越
えた時には、当８シエレメントがＭＡＣアドレス・テー
ブルから削除される。このような制御５は、主制御部Ｍ
ＣＰによって行われる。

本発明においては、電源切断時には高速メモリ（ＲＡＭ
）に格納されているＭＡＣアドレス・テーブルを不揮発
性メモリＮＶＳに退避させ、電源投入時には不揮発性メ
モリＮＶＳに格納されているＭＡＣアドレス・テーブル
を高速メモリの所定領域に復元させる。このような制御
も主制御部ＭＣＰによって行われる。

（実施例］第２図は本発明の無通信タイマの更新処理の例を示す図
である。一定時間毎にタイマ割込みが発生するが、タイ
マ割込みが発生すると、下記のような処理が行われる。

■　エレメントのタイマ値に、前回のタイマ割込みから
今回のタイマ割込みまでのトラフィック量（全受信フレ
ーム数）を加算する。

■　タイマ値が成る一定値を越えているか、否かを調べ
る。ＹＥＳのときは■に進み、ＮＯのときは■に進Ｌ・
。

■　そのエレメントを削除する。次に■に進む。

■　次のエレメントを探す。

■　次のエレメントがないか、否かを調べる。・ＮＯの
ときは■に戻り、ＹＥＳのときは終了として通常の処理
に移る。

第２図においては、ｌ・ラフイック量を表すものとして
、前回のタイマ割込みから今回のタイマ割込みまでの全
受信フレーム数を採用しているが、トラフィック量を表
すものとして、伝送路上の混雑度を示す値を用いても良
い。また、転送ハイド数の総和やエレメント登録数を用
いてもよい。

第３図は本発明におけるＭＡＣアドレス・テーブルの退
避／復元処理の例を示す図である。

電源切断指示があった場合、高速メモリに格納されてい
るＭＡＣアドレス・テーブルをＥＰＲＯＭのような不揮
発性メモリに退避し、ぞの後に電源切断シーケンスを行
う。

電源投入指示があった場合には、最初に電源投入シーケ
ンスを実行し、その後にＥＰＲＯＭのような不揮発性メ
モリからＭＡＣアドレス・テーブルを読み出し、高速メ
モリの所定領域に格納する。

〔発明の効果］従来の技術においては、通信が中断された場合にはＭＡ
Ｃアドレス・テーブルの学習内容が非所望に消失すると
言う事態が発生したが、本発明によれば、このような事
態の発生を防止することが出来る。また、従来波（・ト
ｉにおいては、ＭＡＣブリッジ装置の電源を切断すると
、ＭＡＣアドレス・テーブルの学習内容が全て消失する
が、本発明によれば、電源のオン／オフに関係なくＭＡ
Ｃアドレス・テーブルの学習内容を保持して使用するこ
とができると共に、電源投入時の無駄なフレーム送信に
よるトラフィック量の増加を防止することが出来る。

例を示す図、第４図はＭＡＣブリッジの概要を説明する
図、第５図はＭＡＣアドレス・テーブルを示す図、第６
図はＭ　Ａ　Ｃブリッジの電気回路の例を示す図、第７
図は従来の無通信タイマの更新処理を示す図である。

ＭＢ・・・ＭＡＣブリッジ装置、ＭＣＰ・・・主制御部
、ＴＢＬ・・・ＭＡＣアドレス・テーブル、ＮＶＳ・・
・不揮発性メモリ、ＰｌないしＰ６・・・ポート。

特許出願人　　　富士通株式会社代理人弁理士　　京　谷　四　部

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明の無通信
タイマの更新処理の例を示す図、第３図はＭＡＣアドレ
ス□・テーブルの退避／復元処理の（ａ）参発哨の凍ｆ里鋭呼■図　第１　図＄ｚｅ月の５帆通」吉タイマ功更許秘　２　図ＭＡＣ’？ドレス・テープ′ル糖５図Ｍ７′ＩＩＣブリ・ソシ゛の電７翫回４テの倚Ｊ第る図

Claims

【特許請求の範囲】

（１）主制御部（ＭＣＰ）と、アドレス欄、ポート名欄及びタイマ欄を有するエレメン
トが書き込まれるＭＡＣアドレス・テーブル（ＴＢＬ）
を持つ揮発性メモリとを具備し、フレームを受信した時、主制御部（ＭＣＰ）の制御によ
り、受信フレームの送り元アドレス、当該フレームを受
信したポートの名前及び初期タイマ値を持つエレメント
をＭＡＣアドレス・テーブル（ＴＢＬ）に書き込むよう
に構成された学習機能付きのＭＡＣブリッジ装置であっ
て、主制御部（ＭＣＰ）に、トラフィック量が多いときには単位時間当たりの増分量
が大きくトラフィック量が少ないときには単位時間当た
りの増分量が小さくなるように、ＭＡＣアドレス・テー
ブル（ＴＢＬ）のタイマ値を増加させ、タイマ値が一定
値を越えた時に当該タイマ値を持つエレメントをＭＡＣ
アドレス・テーブル（ＴＢＬ）から削除するための機能
手段を設けたことを特徴とする学習機能付きのＭＡＣブ
リッジ装置。
（２）主制御部（ＭＣＰ）と、アドレス欄、ポート名欄及びタイマ欄を有するエレメン
トが書き込まれるＭＡＣアドレス・テーブル（ＴＢＬ）
を持つ揮発性メモリとを具備し、フレームを受信した時、主制御部（ＭＣＰ）の制御によ
り、受信フレームの送り元アドレス、当該フレームを受
信したポートの名前及び初期タイマ値を持つエレメント
をＭＡＣアドレス・テーブル（ＴＢＬ）に書き込むよう
に構成された学習機能付きのＭＡＣブリッジ装置であっ
て、不揮発性メモリ（ＮＶＳ）を設けると共に、主制御
部（ＭＣＰ）に、電源断時には揮発性メモリのＭＡＣアドレス・テーブル
（ＴＢＬ）を不揮発性メモリ（ＮＶＳ）に退避させ、電
源投入時には不揮発性メモリ（ＮＶＳ）のＭＡＣアドレ
ス・テーブル（ＴＢＬ）を揮発性メモリの所定領域に復
元するための機能手段を設けたことを特徴とする学習機能付きのＭＡＣブリッジ装置。