JPH03176701A - N対1バックアップコントローラ - Google Patents

N対1バックアップコントローラ

Info

Publication number
JPH03176701A
JPH03176701A JP31442489A JP31442489A JPH03176701A JP H03176701 A JPH03176701 A JP H03176701A JP 31442489 A JP31442489 A JP 31442489A JP 31442489 A JP31442489 A JP 31442489A JP H03176701 A JPH03176701 A JP H03176701A
Authority
JP
Japan
Prior art keywords
arithmetic
control device
input
data
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31442489A
Other languages
English (en)
Inventor
Seiji Kikuchi
菊地 清治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP31442489A priority Critical patent/JPH03176701A/ja
Publication of JPH03176701A publication Critical patent/JPH03176701A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明はプロセス制御に用いられるディジタル制御装置
に関し複数台の演算制御装置を1台の演算制御装置でバ
ックアップするN対1バツクアツプコントローラに関す
る。
(従来の技術) 最近のディジタル制御装置は、制御面では従来のアナロ
グ制御装置又はリレーシーケンスに代わるものとして高
度な制御装置の中心となって来ており、操作面ではCR
T画面上から運転員が直接プラントの補機の起動・停止
、閉ループ制御の手動操作を行うなどのCRTオペレー
ションが行われており、従来の制御盤に取りつけられて
いた計器の削減とボードレス化が進んでいる。すなわち
、従来の盤と盤用量がなくなりディジタル制御装置によ
るCRT画面上からの操作となる為にディジタル制御装
置における演算制御装置の高信頼性が要求されている。
ディジタル制御装置の故障はプラント運転操作が不能と
なりプラントを停止しなければならないなどの問題があ
る。
最も簡単なディジタル制御装置の構成例を第5図に示す
、51は演算制御装置であり(以降CPUと略す)52
は入出力制御装置である(以降I10コントローラと略
す)、53はCPU51とI10コントローラ52を接
続するシステムバスである。54はシステムバスから送
られて来たデータを外部へ出力したり、外部から入力さ
れて来たデータをCPU51へ送受信する為のI10処
理部である。55はI10バスである。外部プロセスと
のインターフェイスを行うI10基板とI10処理部5
4とのデータの送受信を行うバスである。ここでI10
基板56a、 56b、 56c、 56dはそれぞれ
アナログ入力。
ディジタル入力、アナログ出力、ディジタル出力基板で
あり、それぞれ1枚の基板で約16点から32点の入出
力点数をプロセスとインターフェースする基板である。
この場合入出カニニットと基板の追加により人出力点数
は増加される。このようなシステt1において特にCP
Uの故障が重大な影響を招くものとしてはCPUを2重
化し信頼性を上げている。CPUを2重化した構成を1
56図に示す。
ここでは全く同じCPUを2台備えており、同じプログ
ラムがCP U31aとCP U31bで演算される。
その結果は工/○処理部54a、 54bへそれぞれシ
ステムバス53a、 53bを通して送られる。■/○
処理部54a、 54bではCP U31a、 CP 
U31bが両方Jl:正常な場合には、どちらか決めら
れた方のI10処理部がI10バス55を通して外部プ
ロセスとのI10処理を行う。しかしながら、例えばC
PU51aが異常になった時はI10処理部は57aが
開。
57b側が閉となり51bで演算された結果が工/○処
理部54b、 I10バス55を通して基板56c、5
6dへ送られる。又、逆に入力に関しては入力基板56
a。
56bから入力されたデータは 工/○バス55.入力
処理部54b、システムバス53bを経由してCPU5
1bへ送られる。
第6図のようなCPU2重化構成システムは、発電所な
どではディジタル制御装置を機能分散している為に数台
以上備えられることが多い。このようにそれぞれのディ
ジタル制御装置のCPUを2重化することは経済的にも
不利であるし、スペースも大きくとることになり好まし
いシステム構成とは言えない。
次に第7図に工/○点数が数点のワンループコントロー
ラのN対1バツクアツプコントローラの構成について述
べる。いなわちN台の一重化システムのワンループコン
トローラ71.72は1台の正常なワンループコントロ
ーラ73によって演算制御部、I10部ともにバックア
ップされる。この場合それぞれのワンループコントロー
ラ71.72.73は同点数の工/○点数をもったハー
ドウェアであり74は異常検出装置であり、それぞれの
ワンループコントローラの異常を検出して異常になった
ワンループコントローラに対してバックアップするワン
ループコントローラに切替指令74aを出す装置である
。プログラムはワンループコントローラデータベースス
テーション75に全てのワンループコントローラのプロ
グラムが格納されており、異常検出装置74からのダウ
ンライン指令74bによって異常になったワンループコ
ントローラのプログラムをワンループコントローラ73
にダウンローディングする。76はネットワークである
。77、78は切替器である。切替器77、78ではリ
レーによって外部I10信号79を切替えている。すな
わち例えばワンループコントローラ71が正常時には切
替器80cは80aと接続されワンループコントローラ
71に入力されているがワンループコントローラ71が
異常時には、 80cは80bと接となりバックアップ
するワンループコントローラ73の入力出力を行うこと
になる。
以上のようにワンループコントローラの入・出力信号は
1点すうリレー接点などで切替えられている。入力点数
が数点のワンループコントローラでは実現可能であるが
、第5図で述べたような大型のディジタル制御装置であ
りI10点数を1000点以上も処理する演算制御装置
については第7図に示すような切替器によるN対1バツ
クアツプコントローラは非常に複雑になるし、信頼性を
落す為に適用不可能であった。
本発明では、入・出力点数が1000点を越えるような
大型のディジタル制御装置についてもCPUをN対1で
バックアップすることが可能なN対1バツクアツプコン
トローラを提供することを目的とする。
〔発明の構成〕
(実施例) 第1図に本発明の実施例を示す。lla、 12aは演
算制御装置であり、複数台の演算制御装置が存在するも
のとする。13aも演算制御装置であり、前記複数台の
演算制御装置11a、 12aに対して異常時にバック
アップする演算制御装置である。14゜15は複数台の
入出力制御装置である。
一般には演算制御装置11aに対して入出力制御装[1
4が対応し演算制御装[12aに対して入出力制御装置
15が対応する。この入出力制御装置は入・出力基板を
追加することにより1000点ぐらいまで収納可能な装
置である。16はCRT 17などを備えたマンマシン
コントローラである。18は複数台の演算制御装置11
1a、 12aのプログラムとバックアップ時に必要な
トラッキングデータllf、 12fなどを保存してい
るデータベースステーションである。
19は光バスネットワークであり演算制御装置111a
。
12a、 13aとマンマシンコントローラ16とデー
タベースステーション18間のデータ伝送装置である。
20は複数台の演算制御装置11a、 12a、 13
aと複数台の入・出力制御装[14,15の間の光バス
ネットワークである。
それぞれの演算制御装置11a、 12a、 13aは
それぞれ演算制御装[11b、 lie、 12b、 
12c、 13b、 13cをもっており、伝送制御装
置はそれぞれデータをきまったフォーマットで格納する
為のデータエリアlid、 lie、 12d、 12
e、 13d、 13eをもっている。
同様に入出力制御装置14.15は伝送制御装置14b
。
15bとデータエリア14e、 15eをもっている。
マンマシンコントローラ16.データベースステーショ
ン18も同様に伝送制御装置16b、 18bとデータ
エリア16e、 18eをもっている。
13には記憶装置であるデータベースステーション18
からのプログラムを直接伝送装置13bを経由して受信
し保存する装置である。データについてはデータエリア
13d経由で送信されるがロジックプログラムは記憶装
置13Kに送信される。
次に通常のそれぞれ演算制御装置11a、 12a。
!3aと入出力制御装[14,15の関係を示す。
第2図に各制御装置のデータ伝送タイミングを示す。第
1番目のパルス信号のはディジタル制御装ellの伝送
制御装置lieがデータ伝送ネットワーク20へ出力す
るタイミングであり、■は入出力制御装置14の伝送制
御表[1,4bがデータ伝送ネットワーク20ヘデータ
を出力するタイミングである。
同様に■についは伝送制御装置12eが(王)について
は伝送制御表Hisbが■については伝送制御装置13
cがそれぞれデータ伝送ネットワーク20ヘデータを送
信するタイミングである。この順番は任意に決定するこ
とが出来る。又、それぞれの順番は数マイクロセックの
単位であり非常に速く。
通常制御に必要な入出力の時間としては問題ない値であ
る。
次に第3図にデータエリアlle、 12e、 13e
、 14e。
15eのフォーマットを示す。すなわち第2図で示した
順番で出力されたデータが順番にそれぞれのデータエリ
アlie、 12e、 13e、 14e、 15eに
第3図と全く同じフォーマットで格納されている。すな
わち31は制御装置11aで演算され伝送装置11cか
らデータ伝送ネットワーク20へ送信された値である。
又次に32は入出力制御装置14が外部から入力したデ
ータを伝送装置14bからデータ伝送ネットワーク20
へ送信したデータである。このようにデータ伝送ネット
ワーク20を介してそれぞれの演算制御装置11a、 
12a、 13aと入出力制御装[14,15は共通の
データを保存したデータエリアlie、 12e。
13e、 14e、 15eをもっている。演算制御装
置11aが入出力制御装置14の入力データを使用して
演算したい時にはデータエリアlieの第3図で示され
る■のデータ32の内容を演算制御装置1.1aにとり
込んで演算を行うことが出来る。逆に入出力制御袋!i
14が演算制御装置11aの演算結果をプロセスに出力
する場合はデータエリア14eの中で■のデータ31の
内容をI10処理部14aにもって来てそれぞれの出力
基板からプロセスへ出力することが出来る。他の演算制
御装置、入出力制御装置についても同様である。第3図
において、33は演算制御袋W112aから伝送制御装
置12cを通して出力されたデータであり、34は入出
力制御装置15から同様に出力されたデータである。3
5はバックアップコントローラである。演算制御袋5i
13aから出力されたデータである。複数台の演算制御
装置が全て正常なときは演算制御装置は任意のプログラ
ムで演算、出力している。
次にN対1バツクアツプの動作の詳細を述べる。
通常の動作は前記の通りであるが、バックアップコント
ローラである演算制御袋[13aは複数台の演算制御装
置の自己診断結果を異常検出器13g内にl1g、 1
2gなどの信号で常時入力している。演算制御袋[11
a、 12aなどで異常が発生した時は異常検出器13
gで検出し異常の演算制御装置に代って演算を実行し結
果を出力する。
その手順は次の通りである。例として演算制御装置11
.aが異常の場合を考える。
O)異常の演算制御装置を判別する。
■ データベースステーション18に対して異litに
なった演算制御装置のプログラムと1〜ラツキングデー
タのダウンラインローディングを要求する13h。
(3)  データベースステーション18からバックア
ップコントローラである演算制御装置13aに対してプ
ログラムとトラッキングデータが伝送制御装置13bを
介して記憶装置13Kに送られてくる131゜ 0)入出力制御装置14では演算制御装置11aの異常
を演算制御装置13aのデータから判別し演算制御装置
13aから出力されたデータを受信するように切替える
。
すなわち、それまで第3図の31のデータを取り込んで
いたものから35のデータを取り込む。
第4図に第3図で示したそれぞれの制御装置が送信した
データの詳細を示す0例えば演算制御袋[+1aの送信
データ31については、第4図のように1語が16ビツ
トの情報となっており、接点情報は1点が1ビツトに対
応する。41はディジタルデータエリアであり、42は
アナログデータエリアである。43は異常情報エリアで
あり、このエリアにはそれぞれ制御装置が異常時に対応
するビットがオンとむり他の制御装置で判別が可能にし
たものである。
このようにして異常になった演算制御装置に対して別の
演算制御装置がバックアップすることにより、それぞれ
のCPUを2重化しないでもワンループコントローラの
ように切替器によってそれぞれの入出力信号を切替えな
くてもよい、信頼性と経済性に優れたN対1バツクアツ
プコントローラを提供することが出来る。
〔発明の効果〕
1台の演算制御装置が1000点を越えるような入出力
点を処理する複数台のディジタル制御装置に対して、1
台の演算制御装置でバックアップすることか可能になり
、高信頼性で経済性の高いディジタル制御システムが比
較的安価に達成出来るという効果をもっている。
【図面の簡単な説明】
第1図は本発明の一実施例であるN対1バックアップコ
ントローラ構成図、第2図は各制御装置のデータ伝送ネ
ットワークへの送信タイミングを表わす図、第3図は各
制御装置のデータエリアの構成図、第4図は送信データ
詳細図、第5図はディジタル制御装置のvt戊図、第6
図はCPUを2重化したディジタル制御装置構成図、第
7図はワンループコントローラのN対1バックアップコ
ントローラ構成図である。 11a、 12a、 13a−演算制御装置11b、 
12b、 13b・・・伝送制御装置11c、 12c
、 13cm伝送制御装置11d、、 12d、 +3
d・・・データエリアlie、 12e、 13e−デ
ータエリア11f、 12f・・・トラッキングデータ
11g、 12g・・・異常信号 14b、 15b・・・伝送制御装置 16b、 18b・・・伝送制御装置 +6e、 18e・・データエリア 】8・・・データベースステーション 19・・・光バスネットワーク 20・・光バスネットワーク 14a、 15a・・・I10処理部 13g・・・異
常検出器13h・・ダウンライティングデータ要求13
i・・・ダウンラインローディング13K・・・記憶装
置 31・・演算制御装置11aの送信データ32・・入出
力制御装置12の送信データ33・・・演算制御装置+
2aの送信データ34・・・入出力制御装置15の送信
データ35  演算制御装置1.3aの送信データ41
・・・ディジタルデータエリア 42、・アナログデータエリア 43・・異常情報エリア 51・・演算制御装置  52・・・入出力制御装置5
3・・システムバス  54・・・I10処理部55・
・・I10バス   56a・・・アナログ入力基板5
6b・・ディジタル入力基板 56c・・・アナログ出力基板 56d・・ディジタル出力基板 51a・・・演算制御装置(A) 51b・・・演算制御装置(B) 53a・・・システムバス(A) 53b・・・システムバス(B) 54a−I / O処理部(A、) 54b・・・■/○処理部(B) 55・・・I10バス  56a・・・アナログ入力基
板56b・・・ディジタル入力基板 56c・・・アナログ出力基板 56d・・・ディジタル出力基板 71・・・ワンループコントローラ 71a・・・工/○制御部 72・・・ワンループコントローラ 72a・・工/○制御部 73・・・ワンループコントローラ 73a・・・I10制御部 74・・異常検出装置74
a・・・切替信号   74b・・・ダウンライン指令
75・・・ワンループコントローラデータベーステーシ
ョン 76・・・ネットワーク  77・・・切替器78・・
・切替器     79・・・I1010g0a・・・
切替リレー接点 80b・・・切替リレー接点80c・
・切替リレー接点

Claims (1)

    【特許請求の範囲】
  1. プロセスからの信号を入力し演算を行う演算制御装置と
    、その結果をプロセスへ出力する入出力制御装置と、上
    記演算制御装置と入出力制御装置との間のデータの伝送
    を行い伝送データを保存するデータエリアとを備えた伝
    送制御装置と、上記複数台の演算制御装置のプログラム
    を保存し各演算周期毎にバックアップ時に必要なトラッ
    キングデータを保存するデータベースステーションと、
    上記演算制御装置の異常時には異常信号を出力する自己
    診断機能を有する複数台の演算制御装置と、異常信号を
    入力し前記異常の演算制御装置のプログラムをデータベ
    ースステーションから入力し異常の演算制御装置に代っ
    てバックアップする1台のバックアップコントローラと
    を設け、前記データ伝送制御装置を介して入出力信号を
    とり合うことにより異常になった上記演算制御装置のバ
    ックアップを行うことが可能なN対1バックアップコン
    トローラ。
JP31442489A 1989-12-05 1989-12-05 N対1バックアップコントローラ Pending JPH03176701A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31442489A JPH03176701A (ja) 1989-12-05 1989-12-05 N対1バックアップコントローラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31442489A JPH03176701A (ja) 1989-12-05 1989-12-05 N対1バックアップコントローラ

Publications (1)

Publication Number Publication Date
JPH03176701A true JPH03176701A (ja) 1991-07-31

Family

ID=18053187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31442489A Pending JPH03176701A (ja) 1989-12-05 1989-12-05 N対1バックアップコントローラ

Country Status (1)

Country Link
JP (1) JPH03176701A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8289321B2 (en) 2004-03-17 2012-10-16 Sony Corporation Method and apparatus for detecting plane, and robot apparatus having apparatus for detecting plane

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS598063A (ja) * 1982-07-07 1984-01-17 Hitachi Ltd 分散形階層システムのn:1バツクアツプ方法
JPS59211101A (ja) * 1983-05-16 1984-11-29 Hitachi Ltd 制御系のn対1バツクアツプ方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS598063A (ja) * 1982-07-07 1984-01-17 Hitachi Ltd 分散形階層システムのn:1バツクアツプ方法
JPS59211101A (ja) * 1983-05-16 1984-11-29 Hitachi Ltd 制御系のn対1バツクアツプ方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8289321B2 (en) 2004-03-17 2012-10-16 Sony Corporation Method and apparatus for detecting plane, and robot apparatus having apparatus for detecting plane

Similar Documents

Publication Publication Date Title
JPH0588926A (ja) 監視制御系の自動切替回路
JP2633899B2 (ja) 入力装置
JPS62187901A (ja) 2重化コントロ−ラの制御方法
JPH0585927B2 (ja)
JP4431262B2 (ja) 制御装置
JPH06348521A (ja) 分散形制御装置
JPH10285251A (ja) データ処理装置
JPH0635739A (ja) 切替制御方式
JPH0795282B2 (ja) 2重化マイクロプロセッサの自動切換装置
JPH07105154A (ja) 信号処理用並列計算システム
JPH036741A (ja) 二重化システムのデータ出力装置
JPS5831603B2 (ja) 分散形ddcシステムにおける故障バツクアツプ装置
JP3063435B2 (ja) 無瞬断二重化切替方法
JPH053017B2 (ja)
JPS6091469A (ja) 入出力インタ−フエイス回路
JPH04257931A (ja) 計算機システム
JPH06139020A (ja) 表示制御装置
JPH0114740B2 (ja)
JPS59142660A (ja) デユアルタイプの演算処理装置
JPS60173601A (ja) デイジタル制御装置
JPH02156339A (ja) 制御用複合計算機システム
JPH04367964A (ja) マルチプロセッサシステム
JPH0542683B2 (ja)
JPH0289781A (ja) エレベータの制御装置
JPH01284947A (ja) 二重化バス切り替え方法