JPH03179748A - ヘテロ接合バイポーラトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、エミッタ・ベース接合にヘテロ接合を用いた
バイポーラトランジスタに関する。

〔発明の技術的背景とその問題点〕

従来のバイポーラトランジスタは、エミッタ、ベースお
よびコレクタの各層に同一半導体材料を用いたｎｐｎ又
はｐｎｐ構造となっている。この場合、エミッタ接合、
コレクタ接合共にホモ接合である。

最近、エミッタ接合、コレクタ接合の一方又は両方をヘ
テロ接合としたバイポーラトランジスタが注目され、研
究開発の対象となりつつある。ヘテロ接合バイポーラト
ランジスタのひとつの利点は、エミッタ層をベース層よ
りバンドギャップの広い半導体材料で構成することによ
り、エミッタ注入効率を高めることができることにある
。エミッタ層とベース層のバンドギャップの差により、
エミッタ接合に順方向バイアスしたときにエミッタから
ベースへのキャリア注入が容易におこるのに対し、ベー
スからエミッタへのキャリア注入が抑制されるからであ
る。従って通常のホモ接合バイポーラトランジスタに比
べて高い電流利得を得ることができる。

このようなヘテロ接合バイポーラトランジスタは、その
基本概念は古くから知られており、最近においてもいく
つかの発表例がある。エミッタ接合にヘテロ接合を用い
た場合の従来の基本構造を示すと第１図の如くである。

図はＧａＡｓ−ＧａＡ　Ｉ　Ａｓ系を用いた例で、ｎ゛
型ＧａＡｓ基板１を用い、この上にｎ型ＧａＡｓコレク
タ層２、ｐ型ＧａＡｓベース層３、ｎ型Ｇａ＋　−１１
Ａ　ｆ　ＸＡＳ工ＱツタＮ４を順次積層した構造となっ
ている。５はコレクタ電極、６はベース電極、７はエミ
ッタ電極である。工逅ツタ層４は、エミッタ電極７側を
高不純物濃度（ｎ゛）の第−工くツタ層４．により構成
し、ベース層３側をこれより低不純物濃度（ｎ−）の第
二エミッタ層４２により構成している。従来発表されて
いる多くのものは、第二二くツタ層４□に十分な厚みを
持たせている点で共通している。このように、エミッタ
層を高不純物濃度層と低不純物濃度の二層構造とし、か
つ低不純物濃度の第二エミッタ層の厚みを十分大きくす
る理由は、エミッタ接合容量ＣＪ　Ｅを小さくしてスイ
ッチング速度の向上を図るためであるとされている（例
えば、Ｈ，Ｋｒｏｅｍｅｒ　。

“１ｌｅｔｅｒｏｓｔｒｕｃｔｕｒｅ　Ｂｉｐｏｌａｒ
　Ｔｒａｎｓｉｓｔｏｒｓ　ａｎｄＩｔｅｇｒａｔｅｄ
　Ｃ１ｒｃｕｉｔｓ”　、Ｐｒｏｃ、　ＩＥＥＥ、　Ｖ
ｏｌ、　７ＯＮａ　１　、　ｐｐ、　１３−２５　　、
Ｊａｎｕａｒｙ　１９８２）　、事実、不純物濃度が接
合面を境として大幅に異なる片側階段接合において、低
不純物濃度層の厚みが十分大きい場合、その接合容量Ｃ
Ｊ！が低不純物濃度層の不純物濃度Ｎｔを用いて ＣＪ！ｃＣＮＥｌ／２ と表わされることは周知のとおりである。

ここで以下の議論を明確にするため、トランジスタのス
イッチング速度という概念を明確にしておく。一般にト
ランジスタのスイッチング動作にはターンオンとターン
オフとがあり、ターンオン時間ｔ　ｏｎとターンオフ時
間Ｌ　ｏｆｆを平均した伝播遅延時間ｔ□をスイッチン
グ速度の基準とする。

ターンオン時間ｔ。７は出力電流が０％から５０％まで
立上る時間、ターンオフ時間ｔ　ｏｔｔは出力電流が１
００％から５０％まで降下する時間とする。

以上の関係を第２図に示す。

本発明者らはこの程、第１図に示すようなヘテロ接合バ
イポーラトランジスタについて、各層の厚み、不純物濃
度とスイッチング速度の関係を数値解析モデルにより詳
細に検討した（例えば、倉出、「バイポーラトランジス
タの動作理論」昭和５５年近代科学社、Ｍ、Ｋｕｒａｔ
ａ＋　”　Ｎｕｎ＋ｅｒｉｃａｌＡｎａｌｙｓｉｓ　ｆ
ｏｒ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ　Ｄｅｖｉｃｅｓ　
　、１９８２＋Ｌｅｘｉｎｇｔｏｎ　Ｂｏｏｋｓ　Ｄ、
Ｃ，Ｈｅａｔｈ　ａｎｄ　Ｃｏｍｐａｎｙ、等）その結
果、従来説とは相反する結論が得られた。

即ち数値解析モデルによれば、従来例のように低不純物
濃度の厚い第二エミッタ層をもつトランジスタ（以下タ
イプＡと呼ぶ）のスイッチング速度は、このような第二
エミッタ層をもたずエミッタが高不純物濃度層−層のみ
からなるトランジスタ（以下タイプＢと呼ぶ）のそれに
比べて大幅に劣っている。その解析結果を第１表に示す
。

この数値解析に与えた条件は、第３図の回路において、
コレクタ電源ＥＣ＝２〔■〕、負荷抵抗ＲＬ＝２００（
Ω〕、トランジスタＱをオフにする入力信号電圧■。ｔ
ｔ　＝０．５　（Ｖ：ｌ　、オンにする人力信号電圧Ｖ
。ｎは表に示す値である。またタイプＡでは、第二二く
ツタ層が不純物濃度ＮＥ＝３ＸＩＯ１＆Ｃ１１−’　　
、その厚みｗ＝１μｍである。

第１表のＪｔ、Ｊｃはそれぞれエミッタ、コレクタの電
流密度である。

このように従来の常識と相反する結果となった理由は次
のとおりである。一般にバイポーラトランジスタを高速
でスイッチング動作させるには、エミッタ、コレクタ各
電流密度を１０３〜１０’Ａ　／　ｃ−ないしこれ以上
の値に設定する必要がある。このことはバイポーラ論理
集積回路の実例や数値解析モデルを用いた解析結果から
明らかである。タイプＡのように低不純物濃度の厚い第
二エミッタ層をもつ場合、タイプＢに比べてエミッタか
らベースへのキャリア供給能力が低いため、所定の工藁
ツタおよびコレクタ電流密度を得るためには、エミッタ
・ベース間接合に深い順方向バイアス電圧を印加しなけ
ればならない。このような動作条件では、上記の厚い第
二エミッタ層およびコレクタ層に過剰キャリアが蓄積さ
れ、ターンオフ時間が増大して伝播遅延時間が増大する
結果となるのである。

以上の結果を要約すれば、エミッタ接合容量ＣＪＥはタ
イプＡの方がタイプＢより小さいにも拘らず、スイッチ
ング速度はタイプＢの方が優れているということである
。これは、トランジスタのスイッチング速度を決める要
因として、エミッタ接合容量ＣＪ！だけでなく、全エミ
ッタ容量ＣＥ＝ＣＪＥ十ＣＤＩを考慮しなければならな
いことを意味する。Ｃ０は過剰キャリア蓄積量によって
決まるエミッタ拡散容量として知られているものである
。

そして従来のへテロ接合バイポーラトランジスタでは、
低不純物濃度の厚い第二工旦ツタ層を設けているために
ＣＤＩがＣＪＥに比べてはるかに大きく、ＣＪＫを小さ
くしたことによるスイッチング速度への影響がＣＤＩの
それにかくれて全く観測されないのである。

以上により、スイッチング速度の点ではタイプＡよりも
タイプＢを採用した方が有利であることが明らかとなっ
た。ところが、タイプＢは高不純物濃度の工ごツタ層が
直接ベース層と接合を形成しているため、工２ツタ接合
の降服電圧が非常に低いという難点がある。通常のｐｎ
接合での降服の主要因はアバランシェ現象であるが、ア
バランシェ現象を回避できたとしてもトンネル効果によ
る降服がある。特にヘテロ接合の場合、トンネル効果に
基づく電流はキャリアのバンド間直接遷移により決まる
成分に加えて、ヘテロ接合界面に多数存在する界面準位
により支配される成分が多い。

このため実際のトンネル電流は単純な理論値よりはるか
に大きくなることが珍らしくなく、エミッタ接合耐圧が
非常に小さいものとなってしまう。

〔発明の目的〕

本発明は以上の考察に基づいてなされたもので、スイッ
チング速度と耐圧に関して最適設計基準を与えたヘテロ
接合バイポーラトランジスタを提供することを目的とす
る。

〔発明の効果〕

本発明に係るトランジスタは、エミッタ層をベース層よ
りバンドギャップの広い半導体材料により構成すること
、工旦ツタ層を高不純物濃度の第−工ごツタ層とこれよ
り低不純物濃度の第二エミッタ層とから構成すること、
およびベース層を第二１５７５層より高不純物濃度層と
することを基本とする。この点で本発明に係るトランジ
スタは前述のタイプＡに属する。本発明はこのような基
本構造において、第二１５７５層の不純物濃度Ｎ。

とその厚みＷとの関係を、印加電圧ゼロ状態での第二エ
ミッタ層内の最大電界が許容最大電界を越えない範囲で
、スイッチング速度を十分高速にする条件として、 ２ε＄εＯ ＮＥｗ２≦　　　　　Ｖｂｉ　　　　・（１）を満たす
ように設定したことを特徴とする。（１）式において、
ｑは電子電荷絶対値（＝　１．６　Ｘ　１０””クーロ
ン）、ε。は真空の誘電率（＝８．８６Ｘ１０−１ファ
ラッド／ｃｍ）、ε、は第二エミッタ層の比誘電率、Ｖ
ｌ、４は第二エミッタ層とベース層が形成するヘテロ接
合のビルトインポテンシャルである。

このような設計基準を与えた理由を次に説明する。エミ
ッタ・ベース間のへテロ接合に印加される電圧がゼロの
とき接合両端に生ずる内部電位差はＶｂｉである。この
電位差によりヘテロ接合部に生じる電界分布は第４図の
ようになる。第４図（ａ）は第二エミッタ層の厚みＷが
十分大の場合、同図（ｂ）は第二二ごツタ層の厚みＷが
内部電位差により伸びる空乏層の厚みＷ。ｐと等しい場
合、同図（Ｃ）はＷがｗｄ、、より小さい場合である。

いま、第二エミッタ層の不純物濃度ＮＥがベース層の不
純物濃度ＮＥよりはるかに低いものとすると、周知の理
論により第４図（ａ）、　（ｂ）の場合についてそれぞ
れ下記式が成立する。

　Ｎ　Ｅ Ｅ□、””　　　　　ｗｄ、ｐ　　・・・　（２）ε　
Ｓ　ε　０ この両式からＥ　ＩＩＩＩＸ を消去すると、 となる。同様にして第４図（Ｃ）の場合は下記式が成立
する。

Ｅ　ＩＩＩＩＭ Ｅ　ｍ　ｉ　ｎ ＮＥＷ （５） ε　Ｓε　Ｏ Ｅ耐。

Ｗ＋ （Ｅ□５ −Ｅ５ｉ、１）　Ｗ　＝　Ｖ４７ ・・・（６） この両式からＥ□８を求めると、 となる。ただし上記において第二エミック層内の電界最
大値をＥｒａＫ、電界最小値をＥ、、７としている。

以上の関係を踏まえて、第二エミッタ層の不純物濃度Ｎ
Ｅと厚みＷを、（７）式に示す最大電界が許容最大電界
を越えない範囲で（１）式の関係を満たすように設定す
ることにより、耐圧を確保しながら十分高速のスイッチ
ング速度を実現したものである。

なお、第二エミッタ層とベース層の間のへテロ接合のビ
ルトインポテンシャルｖｂｔは下記式（８）で表わされ
る。

ただし、ｋはボルツマン定数、Ｔは絶対温度、Ｎｌはベ
ース層の不純物濃度、ｎム（Ｔ）はベース層の真性電子
密度、ＸＩはベース層の電子親和力、Ｘｌは第二エミッ
タ層の電子親和力である。（８）式において、右辺第一
項は通常のホモ接合におけるのと同一であり、第二項か
へテロ接合に個有の項である。

具体的に、第二エミッタ層としてＮ型 Ｇａｓ、　？　Ａ　ｌ　ｏ、　３　Ａｓ、ベース層とし
てｐ型ＧａＡｓを選んだ場合の代表的な不純物濃度の組
合せについてＶＩ、ｉの数値例を示すと下表のとおりで
ある。

第 ２ 表 （発明の効果〕 本発明によれば、ＮＥｗ２を必要最小限の値に設定する
ことによって、エミッタ・ベース間耐圧を確保しながら
高速スイッチング動作が可能なヘテロ接合バイポーラト
ランジスタを実現することができる。

〔発明の実施例〕

以下本発明の詳細な説明する。ＧａＡ　Ｉ　Ａｓ−Ｇａ
Ａｓ系を用いた一実施例の構造を第５図に示す。

これを製造工程に従って説明すれば、まず高不純物濃度
のｎ゛型ＧａＡｓ基Ｆｉｌｌを出発基板とし、この上に
不純物として例えばＳｉをドープした低不純物濃度のｎ
型ＧａＡｓコレクタ層１２をエピタキシャル成長させる
。これはコレクタ・ベース間接合をホモ接合とする場合
であり、この接合にもヘテロ接合を導入する場合にはｎ
型Ｇａ１−ＸＡｉ、ＸＡ３層をエピタキシャル成長させ
ればよい。いずれの場合モエビタキシャル成長にはＭＢ
Ｅ法又はＭＯＣＶＤ法を用いることが好ましい。以下の
工程でも同しである。

この後、コレクタ層１２上に不純物として例えばＢｅを
ドープした比較的高不純物濃度のｐ型ＧａＡｓヘース層
１３をエピタキシャル成長させる。ベース層１３の厚み
は高速スイッチング動作を実現するため１０００λない
しそれ以下とすることが好ましい。この後ベース層１３
上に、低不純物濃度のｎ−型Ｇａ＋−ｘＡ　４２　ＸＡ
Ｓからなる第二エミッタ層１４□、続いて高不純物濃度
のｎ゛型Ｇａ、□Ａ　Ｉ　ＸＡｓからなる第一エミッタ
層１４．をエピタキシャル成長させる。いずれも不純物
は例えばＳ、とする。このとき第二エミッタＮ１４□の
濃度と厚みの関係を（１）式を満たすように設定する。

最後にエツチングにより工ごツタ中心部を残して周辺部
を除去し、ベース層１３の表面を露出させて、コレクタ
、ベース、エミッタの各電極１５．１６．１７を形成し
て完成する。

より具体的な数値例を挙げて説明する。第二二くツタ層
１４□としてバンドギャップエネルギ１．８０ｅνのＧ
ａｏ、　７Ａ　１０．３ＡＳ層を用い、そのドナー不純
物濃度をＮＥ＝３Ｘ　１０Ｉ６ｃ１３、厚みをＷ＝０．
１μｍとする。一方、ベース層１３としてアクセプタ濃
度Ｎ　ａ　＝１０　”　ｃｍ　−’　、バンドギャップ
エネルギが１．４２ｅＶであるＧａＡｓを用いる。この
とき、常温Ｔ＝３００　　Ｋでのビルトインポテンシャ
ルＶ　ｂ　ｉは、〔８）式においてｘ、＝３．７７ｅＶ
、　ｘ　。

−４，０７ｅＶ、ｎｔ（Ｔ）＝１．１０１Ｘ１０’ｃｍ
−３として、Ｖｌ、ｌ＝１．５２ｖとなる。

そこでエミッタ・ベース間の印加電圧がゼロのとき、も
し仮に、低濃度第二エミッタ層が十分に厚い場合に広が
るべき空乏層の厚みＷ４８．および最大電界Ｅ　ｗａｘ
を（２）、　（３）式より求めると、ε１＝１２．０と
して、ｗ、、、　＝０．２６０μｍ、ＥＩＩＩＩＩＫ＝
１．１７　Ｘ　１０’　Ｖ／ｃｍとなる。ところがいま
の場合、ｗ＝０．１μｍであるからＷ＜Ｗｄ、ｐとなる
。

このとき最大電界Ｅ。Ｘは（７）式から、Ｅｓａｘ＝１
．７５ＸＩＯ’　Ｖ／ｃｍとなる。不純物濃度ＮＥ＝３
ＸｌＯ”ｃ＋ｒ’に対して接合降服を生じることなく許
容し得る最大電界値は約５．ｌＸ１０５Ｖ／ｃｍである
から（例えば、Ｓ０Ｍ、Ｓｇｅ　、　　”　Ｐｈｙｓｉ
ｃｓｏｆ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ　Ｄｅｖｉｃｅ
ｓ　　、　１９６９　、　ＷｉｌｅｙＩｎｔｅｒｓｃｉ
ｅｎｃｅ参照）、上記Ｅ０、はこれより低く、上記設計
例を現実に採用することができる。

参考のため、最大電界Ｅ　ＩＩＩＩＩＸが丁度上述の許
容最大電界になるような印加電圧を求めると、その値は
約３．３Ｖとなり、実用上十分な耐圧が確保される。

次に別の設計例として、上記と同じ材料を用い、ＮＥ　
−１０”　ｃｔｎ−”、ｗ＝０．１　μｍ、、Ｎ＋＋　
＝１０１１１ｃ＋＋＋−’とした場合を挙げる。このと
き、Ｖｂｉ””１．５５Ｖ、　　Ｗａａｐ　　＝０．１
４４１！ｍ、’Ｅｍｈｘ　　−２、１６Ｘ　１０’　Ｖ
／ｃｍを得る。このときＷ　＜　Ｗ　ｄ＊９となってい
る。またＥＩＩａｘ　＝２．３０　ｘ　１０’　Ｖ／備
であるが、ｌ　Ｑ　”　ｃｍ−’の不純物濃度に対応す
る許容最大電界は約６．４　Ｘ　１０’　Ｖ／ｃｍであ
るから、この設計例も現実に採用し得る。先の設計例と
同様、許容される印加電圧を求めると、その値は約４．
　ＯＶとなり、実用上十分である。

以上の二つの設計例を適用したときの数値解析モデルに
より求めたスイッチング特性を第３表に示す。回路条件
は第１表の場合と同じである。

これらの結果を先の第１表と比較すれば明らかなように
、スイッチング速度は、タイプＢに比べて若干劣るがタ
イプＡよりはるかに優れたものとなっている。しかもタ
イプＢではエミッタ・ベース間耐圧の確保が困難である
のに対し、本実施例では実用上十分な耐圧確保が容易で
ある。

なお本発明は上記実施例に限られるものではない。例え
ば半導体材料の組合せとして、広バンドギャップのエミ
ッタ層にＧａＰ　、狭バンドギャップのベース層にＳｉ
を用いてもよいし、また広バンドギャップのエミッタ層
にＧａＡｓ５狭バンドギヤツプのベース層にＧｅを用い
ることもできる。

【図面の簡単な説明】

第１図は従来のへテロ接合バイポーラトランジスタの一
例を示す図、第２図はトランジスタのスイッチ、′グ特
性を説明するための図、第３図は同じくスイッフ゛・グ
特性を＞ｉ″：Ｓるための回路図、第４図（ａ）〜（Ｃ
）は本発明の特徴をＮＮするための不純物濃度分布と電
界分布を示す図、′１°５図は本発明の一実施例のへテ
ロ接合バイポーラ；）ンジスタを示す図である。 １１−ｎ＋型ＧａＡｓ基板、１２−ｎ型ＧａＡｓコレク
タ層、１３　・ｐ型ＧａＡｓベース層、１４＋””ｎ”
型ＧａＩ−ｘＡ１ｘＡｓ第−エミッタ層、１４ｚ”’ｎ
−型Ｇａ１−　ＸＡ　１ｘＡｓ第二工ミツタ層、１５〜
１７・・・電極。

Claims (2)

【特許請求の範囲】
1. （１）エミッタ層がベース層よりバンドギャップの広い
   半導体材料により、電極側にある高不純物濃度の第一エ
   ミッタ層とベース側にある低不純物濃度の第二エミッタ
   層とから構成されており、かつベース層の不純物濃度が
   第二エミッタ層のそれより高いヘテロ接合バイポーラト
   ランジスタにおいて、前記第二エミッタ層の不純物濃度
   Ｎ＿Ｅと厚みｗの関係を、印加電圧ゼロの状態での第二
   エミッタ層内の最大電界 Ｅ＿ｍ＿ａ＿ｘ＝（ｑＮ＿Ｅ）／（２ε＿ｚε＿０）ｗ
   ＋（Ｖ＿ｂ＿ｉ）／ｗが許容最大電界を越えない範囲で
   、 Ｎ＿ｚｗ＾２≦（２ε＿ｚε＿０）／ｑＶ＿ｂ＿ｉを満
   たすように設定したことを特徴とするヘテロ接合バイポ
   ーラトランジスタ。 ただし上式において、 ｑ：電子電荷絶対値 ε＿０：真空の誘電率 ε＿ｚ：第二エミッタ層の比誘電率 Ｖ＿ｂ＿ｉ：第二エミッタ層とベース層が形成するヘテ
   ロ接合のビルトインポテンシャル
2. （２）エミッタ層がＧａ＿１＿−＿ｘＡｌ＿ｘＡｓ、ベ
   ース層がＧａＡｓ、コレクタ層がＧａＡｓ又はＧａＡｌ
   Ａｓである特許請求の範囲第１項記載のヘテロ接合バイ
   ポーラトランジスタ。