JPH03180892A - 液晶表示用マイクロコンピュータ - Google Patents
液晶表示用マイクロコンピュータInfo
- Publication number
- JPH03180892A JPH03180892A JP1321750A JP32175089A JPH03180892A JP H03180892 A JPH03180892 A JP H03180892A JP 1321750 A JP1321750 A JP 1321750A JP 32175089 A JP32175089 A JP 32175089A JP H03180892 A JPH03180892 A JP H03180892A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- bus
- strobe
- segment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 25
- 210000004899 c-terminal region Anatomy 0.000 abstract description 4
- 239000011159 matrix material Substances 0.000 abstract description 3
- 101100421134 Schizosaccharomyces pombe (strain 972 / ATCC 24843) sle1 gene Proteins 0.000 abstract 1
- 238000011156 evaluation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Microcomputers (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、液晶表示用マイクロコンピュータに関するも
のである。
のである。
（ロ）従来の技術
一般に、ＬＣＤ（液晶表示部）を駆動する液晶表示用マ
イクロコンピュータは、ＬＣＤへの表示内容を示すセグ
メントデータをデコードすることによって、所定のセグ
メントバスを選択するセグメントデコーダ、ＬＣＤへの
表示を可能とするストローブデータをデコードすること
によって、所定のストローブバスを選択するストローブ
デコーダ、ＬＣＤの所定位置に所定表示を所定タイミン
グで行うためのデータをラッチする複数のラッチ回路を
備えており、セグメントデコーダ及びストローブデコー
ダと複数のラッチ回路との間は、所定の１本のセグメン
トバス及び所定の１本のストローブバスが所定の１個の
ラッチ回路の入力と後続される様に、Ｐ Ｌ Ａ （ｐ
ｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ａｒｒａｙ）で
構成されている。ここで、前記ＰＬＡは、数枚のマスク
（メタル、コンタクト、ポリシリコン等）又は何れかの
マスクで決定したデータを基に接続点を決定することに
よって、作成されていた。
イクロコンピュータは、ＬＣＤへの表示内容を示すセグ
メントデータをデコードすることによって、所定のセグ
メントバスを選択するセグメントデコーダ、ＬＣＤへの
表示を可能とするストローブデータをデコードすること
によって、所定のストローブバスを選択するストローブ
デコーダ、ＬＣＤの所定位置に所定表示を所定タイミン
グで行うためのデータをラッチする複数のラッチ回路を
備えており、セグメントデコーダ及びストローブデコー
ダと複数のラッチ回路との間は、所定の１本のセグメン
トバス及び所定の１本のストローブバスが所定の１個の
ラッチ回路の入力と後続される様に、Ｐ Ｌ Ａ （ｐ
ｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ａｒｒａｙ）で
構成されている。ここで、前記ＰＬＡは、数枚のマスク
（メタル、コンタクト、ポリシリコン等）又は何れかの
マスクで決定したデータを基に接続点を決定することに
よって、作成されていた。
（ハ）発明が解決しようとする課題
しかしながら、前記促米の技術において、前記ＰＬＡが
マスクで作成される為、プログラム開発用の評価チップ
には前記Ｐ１．Ａを内蔵できず、評価チップ外部に前記
ＰＬＡを設けなければならなかった。また、ＬＣＤの表
示パターンを変更したい場合、ＬＣＤとチップとの間の
配線を変更しなければならず、ＬＣＤの表示パターンの
変更への対応が困難となる問題点があった。
マスクで作成される為、プログラム開発用の評価チップ
には前記Ｐ１．Ａを内蔵できず、評価チップ外部に前記
ＰＬＡを設けなければならなかった。また、ＬＣＤの表
示パターンを変更したい場合、ＬＣＤとチップとの間の
配線を変更しなければならず、ＬＣＤの表示パターンの
変更への対応が困難となる問題点があった。
（ニ）課題を解決するための手段
本発明は、前記問題点を解決する為になされたものであ
り、液晶表示部への表示内容を示すセグメントデータを
デコードすることによって、所定のセグメントバスを選
択するセグメントデコーダと、前記液晶表示部への表示
を可能とするストローブデータをデコードすることによ
って、所定のストローブバスを選択するストローブデコ
ーダと、所定の１本のストローブバスの転送信号に開明
して、所定の１本のセグメントバスの転送信号を保持す
る複数の保持回路と、前記保持回路の保持出力に基づい
て、前記液晶表示部を駆動する液晶駆動回路とを備えた
液晶表示用マイクロコンピュータにおいて、前記セグメ
ントバスと前記複数の保持回路との間、はっ、前記スト
ローブバスと前記？Ｉ数の保持回路との間を選択的に接
続する複数の接続手段と、前記液晶表示部の表示パター
ンに応じて、前記複数の接続手段を接続状態又は非接続
状態とする接続制御回路と、を備えたことを特徴とする
。
り、液晶表示部への表示内容を示すセグメントデータを
デコードすることによって、所定のセグメントバスを選
択するセグメントデコーダと、前記液晶表示部への表示
を可能とするストローブデータをデコードすることによ
って、所定のストローブバスを選択するストローブデコ
ーダと、所定の１本のストローブバスの転送信号に開明
して、所定の１本のセグメントバスの転送信号を保持す
る複数の保持回路と、前記保持回路の保持出力に基づい
て、前記液晶表示部を駆動する液晶駆動回路とを備えた
液晶表示用マイクロコンピュータにおいて、前記セグメ
ントバスと前記複数の保持回路との間、はっ、前記スト
ローブバスと前記？Ｉ数の保持回路との間を選択的に接
続する複数の接続手段と、前記液晶表示部の表示パター
ンに応じて、前記複数の接続手段を接続状態又は非接続
状態とする接続制御回路と、を備えたことを特徴とする
。
（ホ〉作用
本発明によれば、セグメントバスと複数の保持回路との
間且つストローブバスと複数の保持回路との間を選択的
に接続する複数の接続手段を、液晶表示部の表示パター
ンに応じた接続制御回路の出力によって、接続状態また
は非接続状態とできる。
間且つストローブバスと複数の保持回路との間を選択的
に接続する複数の接続手段を、液晶表示部の表示パター
ンに応じた接続制御回路の出力によって、接続状態また
は非接続状態とできる。
（へ）実施例
本発明の詳細を図面に従って具体的に説明する。
図面は、本発明の一実施例を示す回路図である。
図面において、駆動されるＬＣＤ（図示せず）は、例え
ば５桁の８の字表示とし、各桁の８の字表示は７セグメ
ントで形成されているものとする。セグメントデコーダ
（１）は、前記ＬＣＤへの表示内容を示す４ビツトのセ
グメントデータＤ０゜＋ ＤＯ１＋ ＤＯ１＋
Ｄｏｓをデコードし、７本のセグメントバスｓｅｇｌ−
ｓｅｇ７の中の所定バスを選択する。ストローブデコー
ダ（２）は、前記ＬＣＤの各桁への表示を可能とする４
ビｙトのストローブデータＤ１゜ｅ Ｄ！１！ Ｄｌ
ｍｌ Ｄｏｓをデコードし、５本のストローブバスｓ
ｔ ｂ １− ｓ ｔ ｂ ５の中の１本の所定バスを
選択する。ラッチ回路（３−１）〜（３−５）は、前記
ＬＣＤの所定位置に所定表示を所定タイミングで行うた
めのものである。ＥＰＲＯＭ（４）は、そのドレイン・
ソース路が前記全セグメントバスｓｅｇｌ−ｓｅｇ７と
１１１１記全う１チ回路（３−１）〜（３−５）のＬ（
ラッチ）端子とのマトリクス交差位置に接続される。Ｅ
ＰＲＯＭ（５）は、そのドレイン・ソース路が前記全ス
トローブバス５ｔｂｌ−ｓｔｂ５と前記全ラッチ回路（
３−１）−（３−５）のＣ（クロック）端子とのマトリ
クス交差位置に接続される。そして、セグメントバスｓ
ｅｇ１−ｓｅｇ７、ストローブバスｓｔｂｔ−ｓｔｂ５
、及びＥ Ｐ ＲＯＭ（４）（、−） ）によって、Ｐ
ＬＡが構成される。接続制御回路（６）は、前記全Ｅ
Ｐ ＲＯＭ（４）（５）のコントロールゲートと接続さ
れ、前記Ｅ Ｐ ＲＯＭ（４）（５）を書き込み制御す
べく予力インプントされたプログラムデータに基づいて
、前記Ｅ Ｐ ＲＯＭ（４）（５）の書き込み信号を出
力するものである。これによって、各ラッチ回路（３−
１）〜（３−５）のし端子及びＣ端子は、各々所定の１
本のセグメントバス及びストローブバスと選択的に接続
されることになる。例えば、接続制御回路（６）の制御
出力によって、セグメントバスｓｅｇ３とラッチ回路（
３−１）のＬ端子とを接続するＥＰＲＯＭ（４）が導通
し、柱つ、ストローブバス５ｔｂｌとラッチ回路（３−
１）のＣ端子とを接続するＥＰＲＯＭ（５）が導通した
場合、セグメントバスｓｅｇ３及びストローブバスｓｔ
ｂ？の転送信号がランチ回路（３−１）のＬ端子及びＣ
端子に印加されると、Ｌ端子入力は、Ｃ端子入力のタイ
ミングに間開してラッチされ、ＬＣＤに表示を行うため
の０砂としてＱ（出力）端子から出力される。デユーテ
ィ制御回路（７〉は、前記ラッチ回路（３−１）〜（３
−５）のＱ端子と接続され、デユーティ制御信号Ｓ１に
基づいて、前記ＬＣＤに表示を行うためのデユーティ（
１／ｌ（スタティック）〜１．１５ ）の切り換えを行
う。駆動回路（８）は、前記デユーティ制御回路（７〉
の出力と接続され、バイアス制御信号Ｓ２に基づいて前
記ＬＣＤ表示のためのバイアスの切り換えを行うもので
ある。そして、該駆動回路（８）の出力によってｍｊ記
Ｌ ＣＩ）が駆動され、該１− Ｃｖに所定表示がなさ
れることになる。
ば５桁の８の字表示とし、各桁の８の字表示は７セグメ
ントで形成されているものとする。セグメントデコーダ
（１）は、前記ＬＣＤへの表示内容を示す４ビツトのセ
グメントデータＤ０゜＋ ＤＯ１＋ ＤＯ１＋
Ｄｏｓをデコードし、７本のセグメントバスｓｅｇｌ−
ｓｅｇ７の中の所定バスを選択する。ストローブデコー
ダ（２）は、前記ＬＣＤの各桁への表示を可能とする４
ビｙトのストローブデータＤ１゜ｅ Ｄ！１！ Ｄｌ
ｍｌ Ｄｏｓをデコードし、５本のストローブバスｓ
ｔ ｂ １− ｓ ｔ ｂ ５の中の１本の所定バスを
選択する。ラッチ回路（３−１）〜（３−５）は、前記
ＬＣＤの所定位置に所定表示を所定タイミングで行うた
めのものである。ＥＰＲＯＭ（４）は、そのドレイン・
ソース路が前記全セグメントバスｓｅｇｌ−ｓｅｇ７と
１１１１記全う１チ回路（３−１）〜（３−５）のＬ（
ラッチ）端子とのマトリクス交差位置に接続される。Ｅ
ＰＲＯＭ（５）は、そのドレイン・ソース路が前記全ス
トローブバス５ｔｂｌ−ｓｔｂ５と前記全ラッチ回路（
３−１）−（３−５）のＣ（クロック）端子とのマトリ
クス交差位置に接続される。そして、セグメントバスｓ
ｅｇ１−ｓｅｇ７、ストローブバスｓｔｂｔ−ｓｔｂ５
、及びＥ Ｐ ＲＯＭ（４）（、−） ）によって、Ｐ
ＬＡが構成される。接続制御回路（６）は、前記全Ｅ
Ｐ ＲＯＭ（４）（５）のコントロールゲートと接続さ
れ、前記Ｅ Ｐ ＲＯＭ（４）（５）を書き込み制御す
べく予力インプントされたプログラムデータに基づいて
、前記Ｅ Ｐ ＲＯＭ（４）（５）の書き込み信号を出
力するものである。これによって、各ラッチ回路（３−
１）〜（３−５）のし端子及びＣ端子は、各々所定の１
本のセグメントバス及びストローブバスと選択的に接続
されることになる。例えば、接続制御回路（６）の制御
出力によって、セグメントバスｓｅｇ３とラッチ回路（
３−１）のＬ端子とを接続するＥＰＲＯＭ（４）が導通
し、柱つ、ストローブバス５ｔｂｌとラッチ回路（３−
１）のＣ端子とを接続するＥＰＲＯＭ（５）が導通した
場合、セグメントバスｓｅｇ３及びストローブバスｓｔ
ｂ？の転送信号がランチ回路（３−１）のＬ端子及びＣ
端子に印加されると、Ｌ端子入力は、Ｃ端子入力のタイ
ミングに間開してラッチされ、ＬＣＤに表示を行うため
の０砂としてＱ（出力）端子から出力される。デユーテ
ィ制御回路（７〉は、前記ラッチ回路（３−１）〜（３
−５）のＱ端子と接続され、デユーティ制御信号Ｓ１に
基づいて、前記ＬＣＤに表示を行うためのデユーティ（
１／ｌ（スタティック）〜１．１５ ）の切り換えを行
う。駆動回路（８）は、前記デユーティ制御回路（７〉
の出力と接続され、バイアス制御信号Ｓ２に基づいて前
記ＬＣＤ表示のためのバイアスの切り換えを行うもので
ある。そして、該駆動回路（８）の出力によってｍｊ記
Ｌ ＣＩ）が駆動され、該１− Ｃｖに所定表示がなさ
れることになる。
ここで、ラッチ回路（３−１）〜（３−５）のＱ端子出
力が、各々ＬＣＤにおける５桁の８の字表示の所定の１
セグメントに対応するものとした場合、図示していない
が、図面の構成と同様に、５桁の８の字表示の残りの６
セグメントに対応するランチ回路及びＥＦＲＯＭ’が設
けられているものとする。
力が、各々ＬＣＤにおける５桁の８の字表示の所定の１
セグメントに対応するものとした場合、図示していない
が、図面の構成と同様に、５桁の８の字表示の残りの６
セグメントに対応するランチ回路及びＥＦＲＯＭ’が設
けられているものとする。
以上より、セグメントバスｓｅｇｌ−ｓｅｇ７とラッチ
回路のＬｌ子との間且つストローブバス５ｔｂｌ〜５ｔ
ｂ５とランチ回路のＣ端子との間を、Ｅ Ｐ ＲＯＭ（
４）（５）によって選択的に接続する様にした為、プロ
グラム評価用の評価チップであっても、ＰＬＡを内蔵で
き、また、ＬＣＤの表示パターンを変更する場合であっ
ても、ＬＣＤと千ノブとの間の配線を変更することなく
対応可能となる。野に、成品表示用マイクロコンピュー
タのＰＬＡをマスクで作成する場合、本実施例のＥＰ
ＲＯＭ（４）（５）の書き込みデータを基に作成できる
も、マスクの作成が確実且つ容易となる。
回路のＬｌ子との間且つストローブバス５ｔｂｌ〜５ｔ
ｂ５とランチ回路のＣ端子との間を、Ｅ Ｐ ＲＯＭ（
４）（５）によって選択的に接続する様にした為、プロ
グラム評価用の評価チップであっても、ＰＬＡを内蔵で
き、また、ＬＣＤの表示パターンを変更する場合であっ
ても、ＬＣＤと千ノブとの間の配線を変更することなく
対応可能となる。野に、成品表示用マイクロコンピュー
タのＰＬＡをマスクで作成する場合、本実施例のＥＰ
ＲＯＭ（４）（５）の書き込みデータを基に作成できる
も、マスクの作成が確実且つ容易となる。
尚、本実施例のＥ Ｐ ＲＯＭ＜４ ）（５）は、ＥＥ
ＰＲＯＭであってもよい。
ＰＲＯＭであってもよい。
（ト）発明の効果
本発明によれば、セグメントバスと保持回路との間且つ
ストローブバスと保持回路との間を、接続手段によって
選択的に接続する様にした為、液晶表示部の表示パター
ンを変更する場合であっても、液晶表示部とチップとの
間の配線を変更することなく対応可能となり、また、セ
グメントバス、ストローブバス、及び接続手段から戊る
ＰＬＡを評価用チップ等にも内蔵可能となる等の利点が
得られる。
ストローブバスと保持回路との間を、接続手段によって
選択的に接続する様にした為、液晶表示部の表示パター
ンを変更する場合であっても、液晶表示部とチップとの
間の配線を変更することなく対応可能となり、また、セ
グメントバス、ストローブバス、及び接続手段から戊る
ＰＬＡを評価用チップ等にも内蔵可能となる等の利点が
得られる。
図面は、本発明の液晶表示用マイクロコンピュータを示
す回路図である。 （１）・・セグメントデコーダ、（２）・・・ストロー
ブデコーダ、（３−１）〜（３−５）・・う７チ回路、
（４）（５）・・・ＥＰＲＯＭ、（６）・・接続制御回
路、（８）駆動回路。 Ｉ″ＰＪ願人三洋電機株式会社
す回路図である。 （１）・・セグメントデコーダ、（２）・・・ストロー
ブデコーダ、（３−１）〜（３−５）・・う７チ回路、
（４）（５）・・・ＥＰＲＯＭ、（６）・・接続制御回
路、（８）駆動回路。 Ｉ″ＰＪ願人三洋電機株式会社
Claims (3)
- （１）液晶表示部への表示内容を示すセグメントデータ
をデコードすることによって、所定のセグメントバスを
選択するセグメントデコーダと、前記液晶表示部への表
示を可能とするストローブデータをデコードすることに
よって、所定のストローブバスを選択するストローブデ
コーダと、所定の１本のストローブバスの転送信号に同
期して、所定の１本のセグメントバスの転送信号を保持
する複数の保持回路と、前記保持回路の保持出力に基づ
いて、前記液晶表示部を駆動する液晶駆動回路とを備え
た液晶表示用マイクロコンピュータにおいて、 前記セグメントバスと前記複数の保持回路との間、且つ
、前記ストローブバスと前記複数の保持回路との間を選
択的に接続する複数の接続手段と、 前記液晶表示部の表示パターンに応じて、前記複数の接
続手段を接続状態又は非接続状態とする接続制御回路と
、 を備えたことを特徴とする液晶表示用マイクロコンピュ
ータ。 - （２）前記接続手段は、書き換え可能な不揮発性メモリ
であることを特徴とする請求項（１）記載の液晶表示用
マイクロコンピュータ。 - （３）前記接続制御回路は、前記不揮発性メモリへのデ
ータの書き込みを制御することを特徴とする請求項（２
）記載の液晶表示用マイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1321750A JPH03180892A (ja) | 1989-12-11 | 1989-12-11 | 液晶表示用マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1321750A JPH03180892A (ja) | 1989-12-11 | 1989-12-11 | 液晶表示用マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03180892A true JPH03180892A (ja) | 1991-08-06 |
Family
ID=18136030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1321750A Pending JPH03180892A (ja) | 1989-12-11 | 1989-12-11 | 液晶表示用マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03180892A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61100946A (ja) * | 1984-10-23 | 1986-05-19 | Toshiba Corp | プログラマブルロジツクアレイ |
| JPS6219930A (ja) * | 1985-07-18 | 1987-01-28 | Sanyo Electric Co Ltd | 表示駆動機能を有するマイクロコンピュータ |
-
1989
- 1989-12-11 JP JP1321750A patent/JPH03180892A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61100946A (ja) * | 1984-10-23 | 1986-05-19 | Toshiba Corp | プログラマブルロジツクアレイ |
| JPS6219930A (ja) * | 1985-07-18 | 1987-01-28 | Sanyo Electric Co Ltd | 表示駆動機能を有するマイクロコンピュータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3686510D1 (de) | Programmierbare makrozelle mit eprom- oder eeprom-transistoren zur steuerung der architektur in programmierbaren logischen schaltungen. | |
| JPS62295296A (ja) | 記憶回路 | |
| EP0354658A2 (en) | Method and apparatus for programming and verifying programmable elements in programmable devices | |
| EP0299697A2 (en) | Semiconductor integrated circuit device | |
| SE441789B (sv) | Aritmetikskiftanordning | |
| JPH03180892A (ja) | 液晶表示用マイクロコンピュータ | |
| US5748982A (en) | Apparatus for selecting a user programmable address for an I/O device | |
| JPH03192390A (ja) | 液晶表示用マイクロコンピュータ | |
| JPH0257377B2 (ja) | ||
| JPS63237464A (ja) | メモリ回路 | |
| JPS63156423A (ja) | 集積回路部品 | |
| JPH03105794A (ja) | Ｅｐｒｏｍの書き込み回路 | |
| JPS6255171B2 (ja) | ||
| JP3580118B2 (ja) | 液晶駆動装置 | |
| US5101196A (en) | Display device for microcomputer | |
| JPH027476B2 (ja) | ||
| JPS6246493A (ja) | 半導体集積回路装置 | |
| JP2001209560A (ja) | シングルチップマイクロコンピュータ | |
| JPH02220300A (ja) | マイクロプログラム用ｒｏｍ | |
| JP2683150B2 (ja) | 半導体集積回路 | |
| JPH02247736A (ja) | マスクプログラマブル割り込みコントローラ | |
| JPH07142996A (ja) | フィールドプログラマブルゲートアレイ装置 | |
| JPH0831276B2 (ja) | 半導体メモリ | |
| JPS6284365A (ja) | プログラム開発装置 | |
| JPH04195448A (ja) | データ転送制御装置 |