JPH03180931A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH03180931A JPH03180931A JP32092789A JP32092789A JPH03180931A JP H03180931 A JPH03180931 A JP H03180931A JP 32092789 A JP32092789 A JP 32092789A JP 32092789 A JP32092789 A JP 32092789A JP H03180931 A JPH03180931 A JP H03180931A
- Authority
- JP
- Japan
- Prior art keywords
- control information
- stop
- signal
- control
- arithmetic processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 12
- 230000010365 information processing Effects 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に関し、特に制御記憶に格納され
ている制御情報により演算部における処理を制御する情
報処理装置に関する。
ている制御情報により演算部における処理を制御する情
報処理装置に関する。
従来、この種の情報処理装置では、ハードウェアの計時
機能により発行されるクロック信号に同期して一定のサ
イクルで制御記憶から制御情報が読み出され、その制御
情報に基づいて演算部の処理が制御されていた。
機能により発行されるクロック信号に同期して一定のサ
イクルで制御記憶から制御情報が読み出され、その制御
情報に基づいて演算部の処理が制御されていた。
ここで、演算部における処理のタイミングに合わせて制
御情報の読出しを待ち合わせる必要がある場合(次の有
効な制御情報を読み出すにあたって演算部における処理
の終了を待たなければならない場合)には、無効な制御
情報が読み出されて待ち合わせに代えられていた。した
がって、この場合には、無効な制御情報を制御記憶に格
納しておく必要があった。
御情報の読出しを待ち合わせる必要がある場合(次の有
効な制御情報を読み出すにあたって演算部における処理
の終了を待たなければならない場合)には、無効な制御
情報が読み出されて待ち合わせに代えられていた。した
がって、この場合には、無効な制御情報を制御記憶に格
納しておく必要があった。
上述した従来の情報処理装置では、無効な制御情報を制
御記憶に格納しておく必要があるので、制御記憶を構成
するRAM (Random Access Me
mory)やROM(ReadOn l y Mem
o r y)等が無駄に費やされるという欠点がある。
御記憶に格納しておく必要があるので、制御記憶を構成
するRAM (Random Access Me
mory)やROM(ReadOn l y Mem
o r y)等が無駄に費やされるという欠点がある。
本発明の目的は、上述の点に鑑み、無効な制御情報を制
御記憶に格納しておく必要をなくし、制御記憶を構成す
るRAMやROM等の容量を有効に使用することができ
る情報処理装置を提供することにある。
御記憶に格納しておく必要をなくし、制御記憶を構成す
るRAMやROM等の容量を有効に使用することができ
る情報処理装置を提供することにある。
本発明の情報処理装置は、制御記憶から読み出される制
御情報中の停止制JIU情報に停止指示が存在する場合
にその停止指示に付されている停止時間で示される一定
の時間だけ制御記憶からの制御情報の読出しを停止させ
るための停止信号を生威して出力する停止信号生成手段
と、演算処理制御情報となる無効信号を生成する無効信
号生成手段と、前記停止信号生成手段により停止信号が
出力されていない場合には制御記憶から読み出される制
御情報中の演算処理制御情報を演算部に供給し前記停止
信号生成手段により停止信号が出力されている場合には
前記無効信号生成手段により生成される無効信号を演算
処理制御情報として演算部に供給する選択供給手段とを
有する。
御情報中の停止制JIU情報に停止指示が存在する場合
にその停止指示に付されている停止時間で示される一定
の時間だけ制御記憶からの制御情報の読出しを停止させ
るための停止信号を生威して出力する停止信号生成手段
と、演算処理制御情報となる無効信号を生成する無効信
号生成手段と、前記停止信号生成手段により停止信号が
出力されていない場合には制御記憶から読み出される制
御情報中の演算処理制御情報を演算部に供給し前記停止
信号生成手段により停止信号が出力されている場合には
前記無効信号生成手段により生成される無効信号を演算
処理制御情報として演算部に供給する選択供給手段とを
有する。
本発明の情報処理装置では、停止信号生成手段が制御記
憶から読み出される制御情報中の停止制御情報に停止指
示が存在する場合にその停止指示に付されている停止時
間で示される一定の時間だけ制御記憶からの制御情報の
読出しを停止させるための停止信号を生威して出力し、
無効信号生成手段が演算処理制御情報となる無効信号を
生威し、選択供給手段が停止信号生成手段により停止信
号が出力されていない場合には制御記憶から読み出され
る制御情報中の演算処理制御情報を演算部に供給し停止
信号生成手段により停止信号が出力されている場合には
無効信号生成手段により生威される無効信号を演算処理
制御情報として演算部に供給する。
憶から読み出される制御情報中の停止制御情報に停止指
示が存在する場合にその停止指示に付されている停止時
間で示される一定の時間だけ制御記憶からの制御情報の
読出しを停止させるための停止信号を生威して出力し、
無効信号生成手段が演算処理制御情報となる無効信号を
生威し、選択供給手段が停止信号生成手段により停止信
号が出力されていない場合には制御記憶から読み出され
る制御情報中の演算処理制御情報を演算部に供給し停止
信号生成手段により停止信号が出力されている場合には
無効信号生成手段により生威される無効信号を演算処理
制御情報として演算部に供給する。
次に、本発明について図面を参照して説明する。
第1図は、本発明の情報処理装置の一実施例の構成を示
すブロック図である。本実施例の情報処理装置は、制御
記憶lと、NOP (No 0Peration)信
号生成器2(無効信号生成手段)と、Wait信号生威
器生成停止信号生成手段〉と、セレクタ4(選択供給手
段)と、アドレス発生器5と、信号線101,102,
201,301.401および501とを含んで構成さ
れている。
すブロック図である。本実施例の情報処理装置は、制御
記憶lと、NOP (No 0Peration)信
号生成器2(無効信号生成手段)と、Wait信号生威
器生成停止信号生成手段〉と、セレクタ4(選択供給手
段)と、アドレス発生器5と、信号線101,102,
201,301.401および501とを含んで構成さ
れている。
次に、このように構成された本実施例の情報処理装置の
動作について説明する。
動作について説明する。
アドレス発生器5は、制御記憶1の読出しアドレスを発
生し、信号線501を介して制御記憶lにその読出しア
ドレスを出力する。
生し、信号線501を介して制御記憶lにその読出しア
ドレスを出力する。
制御情報(演算処理制御情報と停止制御情報とからなる
情報)を格納している制御記憶1は、その読出しアドレ
スによって指定される領域の制御情報をクロック信号(
本実施例の情報処理装置のハードウェアの計時機能によ
り発行されるクロック信号)に同期して出力する。この
出力においては、制御情報中の演算処理制御情報(演算
部(図示せず)における処理を制御するための情報。従
来の技術における制御情報に該当する)を信号線101
を介してセレクタ4に出力し、制御情報中の停止制御情
報(演算部における処理のタイミングに合わせて制御情
報の読出しを待ち合わせる必要がある場合には停止指示
を示し、それ以外の場合には無効な制御情報を示す情報
)を信号線102を介してWait信号生威器生成出力
する。
情報)を格納している制御記憶1は、その読出しアドレ
スによって指定される領域の制御情報をクロック信号(
本実施例の情報処理装置のハードウェアの計時機能によ
り発行されるクロック信号)に同期して出力する。この
出力においては、制御情報中の演算処理制御情報(演算
部(図示せず)における処理を制御するための情報。従
来の技術における制御情報に該当する)を信号線101
を介してセレクタ4に出力し、制御情報中の停止制御情
報(演算部における処理のタイミングに合わせて制御情
報の読出しを待ち合わせる必要がある場合には停止指示
を示し、それ以外の場合には無効な制御情報を示す情報
)を信号線102を介してWait信号生威器生成出力
する。
Wait信号生威器生成、停止制御情報中に停止指示が
存在する場合には、Wait信号(停止信号)を生威し
信号線301を介してセレクタ4およびアドレス発生器
5に出力する。
存在する場合には、Wait信号(停止信号)を生威し
信号線301を介してセレクタ4およびアドレス発生器
5に出力する。
セレクタ4は、このWait信号に基づいて、信号線4
01を介して演算部に供給する情報を、信号線101を
介して送られてくる情報(制御情報中の演算処理制御情
報)から信号線201を介して送られてくる情報(NO
P信号生威生成で生成される情報)に切り換える。ここ
で、NOP信号生威生成は、演算処理制御情報となるN
OP信号(無効信号〉を常に生成して信号線201に出
力している。したがって、上述のセレクタ4による切換
えによって、NOP信号が演算処理制御情報として演算
部に供給されることになる。
01を介して演算部に供給する情報を、信号線101を
介して送られてくる情報(制御情報中の演算処理制御情
報)から信号線201を介して送られてくる情報(NO
P信号生威生成で生成される情報)に切り換える。ここ
で、NOP信号生威生成は、演算処理制御情報となるN
OP信号(無効信号〉を常に生成して信号線201に出
力している。したがって、上述のセレクタ4による切換
えによって、NOP信号が演算処理制御情報として演算
部に供給されることになる。
アドレス発生器5は、上述のWait信号に基づいて、
制御記憶1に出力する読出しアドレスの変更を抑止する
(これにより、制御記憶1からの制御情報の読出しが停
止される)。
制御記憶1に出力する読出しアドレスの変更を抑止する
(これにより、制御記憶1からの制御情報の読出しが停
止される)。
Wait信号生戒器生成、停止指示に付されている停止
時間で示される一定の時間に達するまで上述のWait
信号を出力し続ける。
時間で示される一定の時間に達するまで上述のWait
信号を出力し続ける。
セレクタ4は、停止時間で示される一定の時間に達して
Wait信号生成器3からのWait信号の出力が終了
すると、信号vA401を介して演算部に供給する情報
を、信号線201を介して送られてくるNOP信号から
信号vA101を介して送られてくる制御情報中の演算
処理制御情報に切り換える。
Wait信号生成器3からのWait信号の出力が終了
すると、信号vA401を介して演算部に供給する情報
を、信号線201を介して送られてくるNOP信号から
信号vA101を介して送られてくる制御情報中の演算
処理制御情報に切り換える。
アドレス発生器5は、Waft信号の出力が終了すると
、制御記憶1に出力する読出しアドレスの変更の抑止を
停止する(これにより、制御記憶1からの制御情報の読
出しが再開される)。
、制御記憶1に出力する読出しアドレスの変更の抑止を
停止する(これにより、制御記憶1からの制御情報の読
出しが再開される)。
以上のように、制御情報中の停止制御情報に停止指示が
含まれていない場合にはクロック信号に同期して制御情
報中の演算処理制御情報が演算部に供給され、停止制御
情報に停止指示が含まれている場合には停止時間で示さ
れる一定の時間だけ制御記憶1からの制御情報の読出し
が停止されN○P信号生威生成からのNOP信号が演算
部に供給される。
含まれていない場合にはクロック信号に同期して制御情
報中の演算処理制御情報が演算部に供給され、停止制御
情報に停止指示が含まれている場合には停止時間で示さ
れる一定の時間だけ制御記憶1からの制御情報の読出し
が停止されN○P信号生威生成からのNOP信号が演算
部に供給される。
以上説明したように本発明は、制御記憶からの制御情報
の読出しと制御情報中の演算処理制御情報により制御さ
れる演算部における処理とのタイミングを、制御記憶か
らの制御情報の読出しを停止することによって合わせる
ことにより、無効な制御情報を制御記憶に格納しておく
必要がなくなり、制御記憶を構成するRAMやROM等
の容量を有効に使用することができるという効果がある
。
の読出しと制御情報中の演算処理制御情報により制御さ
れる演算部における処理とのタイミングを、制御記憶か
らの制御情報の読出しを停止することによって合わせる
ことにより、無効な制御情報を制御記憶に格納しておく
必要がなくなり、制御記憶を構成するRAMやROM等
の容量を有効に使用することができるという効果がある
。
第1図は本発明の一実施例の構成を示すブロック図であ
る。 図において、 1・・・・・制御記憶、 2・・・・・NOP信号生戊生成 3・・・・・Wait信号生戒器生 成・・・・・セレクタ、 5・・・・・アドレス発生器、 101.102,201,301.401501・・・
信号線である。 特許出園人 日本電気株式会社
る。 図において、 1・・・・・制御記憶、 2・・・・・NOP信号生戊生成 3・・・・・Wait信号生戒器生 成・・・・・セレクタ、 5・・・・・アドレス発生器、 101.102,201,301.401501・・・
信号線である。 特許出園人 日本電気株式会社
Claims (1)
- 【特許請求の範囲】 制御記憶から読み出される制御情報中の停止制御情報に
停止指示が存在する場合にその停止指示に付されている
停止時間で示される一定の時間だけ制御記憶からの制御
情報の読出しを停止させるための停止信号を生成して出
力する停止信号生成手段と、 演算処理制御情報となる無効信号を生成する無効信号生
成手段と、 前記停止信号生成手段により停止信号が出力されていな
い場合には制御記憶から読み出される制御情報中の演算
処理制御情報を演算部に供給し前記停止信号生成手段に
より停止信号が出力されている場合には前記無効信号生
成手段により生成される無効信号を演算処理制御情報と
して演算部に供給する選択供給手段と を有することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32092789A JPH03180931A (ja) | 1989-12-11 | 1989-12-11 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32092789A JPH03180931A (ja) | 1989-12-11 | 1989-12-11 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03180931A true JPH03180931A (ja) | 1991-08-06 |
Family
ID=18126838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32092789A Pending JPH03180931A (ja) | 1989-12-11 | 1989-12-11 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03180931A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05158684A (ja) * | 1991-12-05 | 1993-06-25 | Koufu Nippon Denki Kk | 命令実行調速システム |
| US6370638B1 (en) | 1997-11-21 | 2002-04-09 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method of computer program control in computer systems using pipeline processing |
-
1989
- 1989-12-11 JP JP32092789A patent/JPH03180931A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05158684A (ja) * | 1991-12-05 | 1993-06-25 | Koufu Nippon Denki Kk | 命令実行調速システム |
| US6370638B1 (en) | 1997-11-21 | 2002-04-09 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method of computer program control in computer systems using pipeline processing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03180931A (ja) | 情報処理装置 | |
| JP3954208B2 (ja) | 半導体記憶装置 | |
| KR970076214A (ko) | 마이크로 프로세서와 메모리간의 데이타 인터페이스 방법 | |
| JPH0877143A (ja) | ベクトルデータ処理装置 | |
| JP3647481B2 (ja) | マイクロコントローラ | |
| EP1055999A3 (en) | Processor system with address coprocessor | |
| JPS621055A (ja) | ダイレクト・メモリ・アクセス・コントロ−ラ | |
| JPH0810640B2 (ja) | 電源制御装置 | |
| JPH04257983A (ja) | 画像制御装置 | |
| JP2770283B2 (ja) | データ発生装置 | |
| JP2914279B2 (ja) | 高速メモリアクセス装置 | |
| JPH08147214A (ja) | メモリ装置 | |
| JP6840470B2 (ja) | 情報転送装置および情報転送方法 | |
| JPH0574114B2 (ja) | ||
| KR100242027B1 (ko) | 디램 인터페이스 제어장치 | |
| JP2625573B2 (ja) | ダイレクトメモリアクセス制御装置 | |
| JP3650482B2 (ja) | 波形記録計 | |
| JP2004222401A (ja) | ステッピングモータ制御装置及びステッピングモータ制御方法 | |
| JPH04266142A (ja) | ソフトウェア設定のスイッチ回路 | |
| KR20000015207U (ko) | 디램을 내장한 마이크로 콘트롤러 | |
| JPH03257503A (ja) | プログラマブルコントローラ | |
| JPH02150902A (ja) | ディスプレイを具えた端末情報処理回路へのデータ伝送方式 | |
| JPH04112317A (ja) | フロッピーディスクドライブ制御装置 | |
| JPH0381575U (ja) | ||
| JPS6361352A (ja) | マイクロプロセツサシステムに於けるデ−タ転送方法 |