JPH0318372B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はパルス幅変換回路、特にデータ処理装
置に適するクロツク分配系のパルス幅変換回路に
関する。

〔従来技術〕 一般にクロツク分配系では、クロツクのパルス
幅に規定を設ける必要性が大きく、特にクロツク
周期が小さくなるにつれてパルス幅の規定が厳し
くなつている。

従来、クロツクのパルス幅を定める方法は第１
図に示すような前縁微分回路によるか、或は第１
図に示すような前縁微分回路により微分した出力
信号を更に第２図に示すパルス幅変換回路を通過
させて任意のパルス幅をもつパルスを作成する方
法が広く知られている。

すなわち、第１図に示す従来の回路は入力信号
ａを遅延する第１の遅延回路１と、この遅延回路
１の出力信号ｂを負の信号にするインバータ回路
２と、このインバータ回路２の出力信号ｃと前記
入力信号ａとアンドまたはナンドをとり入力信号
ａを微分する微分波形作成回路３とを備える。ま
た第２図に示す従来の回路は入力信号ｆをセツト
入力とするセツトリセツト型ラツチ５と、該セツ
トリセツト型ラツチ５の出力信号ｇを遅延しセツ
トリセツト型ラツチ５のリセツト信号とする、出
力信号ｉを出力する第２の遅延回路６とを備え
る。

第３図は通常の入力信号および正のパルス幅が
狭い入力信号を印加した場合の第１図の前縁微分
回路の動作を示すタイムチヤートであり、第４図
は通常の入力信号および正のパルス幅が広い入力
信号を印加した場合の第２図のパルス幅変換回路
の動作を示すタイムチヤートである。第３図およ
び第４図において、各符号は第１図および第２図
の各符号にそれぞれ対応する。

第３図において通常の入力信号の場合を点線で
示し正のパルス幅が狭い入力信号の場合を実線で
示す。第３図のタイムチヤートが示すように通常
の入力信号の場合には、正しいパルス幅のパルス
が出力信号ｄまたはｅとして出力されるが、正の
パルス幅が狭い入力信号を印加した場合には、入
力信号ａが微分されず正しいパルス幅より狭いパ
ルス幅のパルスが出力信号ｄまたはｅとして出力
される。

第４図のタイムチヤートが示すように、第２図
のパルス幅変換回路に通常の入力信号が入力され
た場合を点線で示し、正のパルス幅広い入力信号
が入力された場合を実線で示す。第４図のタイム
チヤートが示すように、通常の入力信号の場合に
は、正しいパルス幅のパルスが出力信号ｇまたは
ｈとして出力されるが、正のパルス幅が広い入力
信号を印加した場合には正しいパルス幅より広い
パルス幅のパルスが出力信号ｇまたはｈとして出
力される。

入力信号のパルス幅が変動し要求されるパルス
幅より狭くなる時と広くなる時がある場合には、
第１図の前縁微分回路と第２図のパルス幅変換回
路は単独では使用できず、第１図の前縁微分回路
の出力側を第２図のパルス幅変換回路の入力側に
接続した構成にして、第１図の前縁微分回路によ
り入力信号の前縁を微分し、要求されるパルス幅
より狭いパルス幅のパルスを出力し、さらに第２
図のパルス幅変換回路により要求されるパルス幅
まで広くして出力する構成のパルス幅変換回路が
使用されている。

第１図と第２図を接続したパルス幅変換回路で
は、第１図の前縁微分回路の出力信号のパルス幅
も第２図のパルス幅変換回路のセツトリセツト型
ラツチの動作できる最小パルス幅よりも広く、か
つ第４図の説明で述べたように、要求されるパル
ス幅より狭いパルス幅に設定する必要がある。し
かしクロツク周期が小さくなるにつれて要求され
るパルス幅も狭くなるため、第１図の前縁微分回
路の出力信号のパルス幅を時間をかけて精確に調
整しなければならないという欠点が出てきた。

〔発明の目的〕 本発明の村的は、この欠点を解消するもので、
前縁微分回路の出力信号のパルス幅の設定を容易
にするパルス幅変換回路を提供することにある。

〔発明の構成〕

本発明はセツトリセツト型ラツチと、入力側が
前記セツトリセツト型ラツチの出力側に接続され
かつ出力が前記セツトリセツト入力端子に接続さ
れ前記セツトリセツト型ラツチの出力信号をん任
意の遅延時間遅延できる第２の遅延回路と、入力
信号を供給され該入力信号を遅延させる第１の遅
延回路と、該第１の遅延回路の出力信号を反転さ
せるインバータ回路と、該インバータ回路の出力
信号と前記入力信号をアンドする微分波形作成回
路を有し、前記入力信号の前縁微分波形出力を得
る前縁微分回路を含み、かつ該前縁微分回路は前
記セツトリセツト型ラツチの出力に接続されセツ
トリセツト型ラツチの出力信号と前記前縁波形出
力をナンドした出力を出力し、かつ出力が前記セ
ツトリセツト型ラツチのセツト入力端子に接続さ
れるナンド回路を含むことを特徴とするパルス幅
変換回路。

また前記パルス幅変換回路において前縁微分回
路のインバータ回路のかわりに入力信号をわづか
に遅延させる第３の遅延回路と、該第３の遅延回
路の出力信号と前記第１の遅延回路出力信号をア
ンドする波形作成回路に置き変えたことを特徴と
するパルス幅変換回路である。

また前記２回路において前縁微分波形作成回路
とナンド回路を一体化し３入力ナンドとしたこと
を特徴としたパルス幅変換回路である。

〔実施例の説明〕

次に本発明の実施例を図面を参照して説明す
る。第５図および第７図は本発明の実施例の回路
構成ブロツク図である。第５図および第７図にお
いて各符号は第１図および第２図の各符号にそれ
ぞれ対応する。

本実施例の特徴ある構成は、第１図に代表され
る前縁微分回路の出力に第２図に示されるパルス
幅変換回路を接続した構成において、第２図のセ
ツトリセツト型ラツチの出力信号を前縁微分回路
に戻し前縁微分回路の出力信号を制御する回路を
設けたことにある。

第５図の実施例のパルス幅変換回路は前縁微分
回路８とセツトリセツト型ラツチ５と第２の遅延
回路６から構成されている。入力信号ａは第１の
遅延回路１に入力され、該遅延回路１は入力信号
ａを遅延した出力信号ｂを出力する。この出力信
号ｂはインバータ回路２に入力され、該インバー
タ回路２は出力信号ｂを反転した出力信号ｃを出
力する。前記入力信号ａと出力信号ｃは微分波形
作成回路３に入力され、該微分波形作成回路３は
入力信号ａと出力信号ｃのアンドをとることによ
り、入力信号ａの正のパルスの前縁と出力信号ｃ
の負のパルスの前縁により狭くなつた出力信号ｄ
を出力する。

出力信号ｄはナンド回路７に入力され、ナンド
回路７は出力信号ｄの正のパルスの前縁を負のパ
ルスの前縁とした出力信号ｋを出力する。出力信
号ｋはセツトリセツト型ラツチ５に入力され、セ
ツトリセツト型ラツチ５をセツトし、出力信号ｇ
を“０”出力信号ｈを“１”にする。出力信号ｇ
は前記ナンド回路７に入力され、前記出力信号ｄ
とナンドされる。ナンド回路７は前記のごとく出
力信号ｄの正のパルスの前縁を出力信号ｋの負の
パルスの前縁にするとともに、出力信号ｇの負の
パルスの前縁を出力信号ｋの負のパルスの後縁と
することにより入力信号ｄの前縁微分波形を得る
ことができる。

前記出力信号ｇはまた第２の遅延回路６に入力
され、遅延回路６は出力信号ｇを遅延し出力信号
ｉを出力する。出力信号ｉはセツトリセツト型ラ
ツチ５に入力されセツトリセツト型ラツチ５をリ
セツトし、出力信号ｇを“１”、出力信号ｈを
“０”にする。また第２の遅延回路６は出力信号
ｇの負のパルスまたは出力信号ｈの正のパルスの
パルス幅が要求されたパルス幅になるように遅延
時間が設定される。

上記のごとく前縁微分回路８のナンド回路７に
より出力信号ｄがセツトリセツト型ラツチ５の出
力信号ｇにより制御され前縁微分が行なわれるた
めに、ナンド回路７とセツトリセツト型ラツチ５
の各遅延時間と要求されるパレス幅を加えた値よ
り狭い出力信号ｄであれば出力信号ｄの前縁微分
が行なわれるため、第１の遅延回路１の遅延時間
を精度よく調整する必要がなくなる。

第６図は第５図の実施例のタイムチヤートを示
し、実線は出力信号ｄが要求されるパルス幅より
も狭い場合を示し、点線は出力信号ｄが要求され
るパルス幅よりも広い場合を示す。第６図の各符
号は第５図の各符号にそれぞれ対応する。

第６図に示すように出力信号ｄが要求されるパ
ルス幅より狭い信号（実線）であつても、要求さ
れるパルス幅より広い信号（破線）であつてもセ
ツトリセツト型ラツチ５の出力信号ｇとナンドさ
れた出力信号としてナンド回路７とセツトリセツ
ト型ラツチ５の遅延時間の和のパルス幅に自己整
合して同じパルス幅の出力信号ｋをセツトリセツ
ト型ラツチ５のセツト信号を出力するために常に
正常の要求されたパルス幅の出力信号をパルス幅
変換回路の出力である出力信号ｇまたは出力信号
ｋに出力することができる。

第７図は本発明の第２の実施例を示す。第７図
は第５図におけるインバータ回路２のかわりに、
第３の遅延回路９と遅延波形作成回路１０とが新
たに挿入されている。

このような構成で、入力信号ｅは第１の遅延回
路１に入力され、該遅延回路１は入力信号ａを遅
延した出力信号ｂを出力する。また入力信号ａは
第３の遅延回路９に入力され、該遅延回路９は僅
かに遅延した出力信号ｌを出力する。前記出力信
号ｂと出力信号ｌは遅延波形作成回路１０に入力
される。遅延波形作成回路１０は出力信号ｂ，ｌ
のナンドをとることにより出力信号ｂの正のパル
スの前縁と出力信号ｌの正のパルスの前縁により
狭くされた出力信号ｍを出力する。前記出力信号
ｍと入力信号ａは微分波形作成回路３に入力さ
れ、微分波形作成回路３は入力信号ａと出力信号
ｍとアンドをとることにより、入力信号ａの正の
パルスの前縁と出力信号ｍの負のパルスの前縁に
より狭くなつた出力信号ｄを出力する。出力信号
ｄ以降の説明は第５図と同じであるため省略す
る。第７図の回路は特に入力信号ａの負のパルス
幅が狭い場合に有効である。

ここで第１の遅延回路１は入力信号ａから出力
信号ｍまでの遅延時間を、必要とする微分信号の
パルス幅に等しい値にする遅延時間を有する。第
３の遅延回路９は入力信号ａから出力信号ｇまで
の遅延時間を入力信号ａの最小パルス幅より小さ
い値でかつ第１の遅延回路１の遅延時間より小さ
い値の遅延時間を有する。

第８図は第７図の実施例を示すタイムチヤート
である。第８図において実線は出力信号ｄが必要
とされるパルス幅より狭い場合、点線は必要とさ
れるパルス幅よりも広い場合を示す。第８図にお
ける各符号は第７図の各符号にそれぞれ対応す
る。

第８図に示すように出力信号ｄが要求されるパ
ルス幅より狭い信号（実線）であつても、要求さ
れるパルス幅より広い信号（破線）であつてもセ
ツトリセツト型ラツチ５の出力信号ｇとナンドさ
れた出力信号としてナンド回路７とセツトリセツ
ト型ラツチ５の遅延時間の和のパルス幅に自己整
合して、同じパルス幅の出力信号ｋをセツトリセ
ツト型ラツチ５のセツト信号を出力するために常
に正常の要求されたパルス幅の出力信号をパルス
幅変換回路の出力である出力信号ｇまたは出力信
号ｋに出力することができる。

〔発明の効果〕

本発明は以上説明したように、第１図に代表さ
れる前縁微分回路に第２図に示されるパルス幅作
成回路を接続した構成において、セツトリセツト
型ラツチの出力信号により前縁微分回路の出力信
号を制御することにより前縁微分回路の出力パル
ス幅の調整を簡単にできる効果がある。

【図面の簡単な説明】

第１図，第２図は従来のもののブロツク図、第
３図，第４図は第１図，第２図に示すものの各部
波形図、第５図，第７図は本発明の実施例のブロ
ツク図、第６図，第８図は第５図，第７図に示す
ものの各部波形図である。 １……第１の遅延回路、２……インバータ回
路、３……微分波形作成回路、５……セツトリセ
ツト型ラツチ、６……第２の遅延回路、７……ナ
ンドゲート、８……前縁微分回路、９……第３の
遅延回路、１０……遅延波形作成回路。

Claims (1)

1. 【特許請求の範囲】 １ セツトリセツト型ラツチと、入力側が前記セ
   ツトリセツト型ラツチの出力側に接続されかつ出
   力側が前記セツトリセツト型ラツチのリセツト入
   力端子に接続され前記セツトリセツト型ラツチの
   出力信号を任意の遅延時間遅延できる第２の遅延
   回路と、入力信号を供給され該入力信号を遅延さ
   せる第１の遅延回路と該第１の遅延回路の出力信
   号を反転させるインバータ回路と、該インバータ
   回路の出力信号と前記入力信号をアンドする微分
   波形作成回路を有し前記入力信号の前縁微分波形
   出力を得る前縁微分回路を含み、かつ該前縁微分
   回路は前記セツトリセツト型ラツチの出力信号と
   前記前縁微分波形出力とをナンドした出力を出力
   しかつ出力が前記セツトリセツト型ラツチのセツ
   ト入力端子に接続されるナンド回路とを含むこと
   を特徴とするパルス幅変換回路。 ２ 前記前縁微分回路中のインバータ回路のかわ
   りに入力信号をわづかに遅延させる第３の遅延回
   路と、前記第１の遅延回路の出力信号と、第２の
   遅延信号をナンドする遅延波形作成回路とを含む
   請求項１記載のパルス幅変換回路。