JPH03185537A - バッファキャッシュ装置 - Google Patents
バッファキャッシュ装置Info
- Publication number
- JPH03185537A JPH03185537A JP1322753A JP32275389A JPH03185537A JP H03185537 A JPH03185537 A JP H03185537A JP 1322753 A JP1322753 A JP 1322753A JP 32275389 A JP32275389 A JP 32275389A JP H03185537 A JPH03185537 A JP H03185537A
- Authority
- JP
- Japan
- Prior art keywords
- secondary storage
- memory
- block
- storage device
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、電子機器に用いられるバッファキャッシュに
関するものである。
関するものである。
（従来の技術）
近年、コンピュータやワードプロセッサにおいて、二次
記憶装置は重要な役割を果たしているが、そのアクセス
スピードを速くすることが期待され、その解決のために
、バッファキャッシュが利用されている。
記憶装置は重要な役割を果たしているが、そのアクセス
スピードを速くすることが期待され、その解決のために
、バッファキャッシュが利用されている。
以下従来のバッファキャッシュについて説明する。
第２図は従来のバッファキャッシュのヘッダー第３図は
フリーバッファのチェーン、第４図はバッファのハツシ
ュチェーンを示す。主記憶上にバッファエリアとブロッ
ク単位で１対１に対応するヘッダを確保する。二次記憶
装置のＮブロックへアクセス要求が起きたとき、まずハ
ツシュチェーンを捜す、ここに要求されたブロックが有
ればこのデータを使い二次記憶装置へのアクセスは起き
ない、ハツシュチェーン上にデータが無い時は、第３図
のフリーバッファのチェーンから１ブロツクはずし、要
求されたブロックナンバーをヘッダに書き込みハツシュ
チェーンに繋ぐ、その後二次記憶装置にそのブロックの
データのリードまたはライトを要求する。この時二次記
憶装置へのアクセスを要求したプロセスは、データが転
送されるまで待ち状態となり、別のプロセスが走る。
フリーバッファのチェーン、第４図はバッファのハツシ
ュチェーンを示す。主記憶上にバッファエリアとブロッ
ク単位で１対１に対応するヘッダを確保する。二次記憶
装置のＮブロックへアクセス要求が起きたとき、まずハ
ツシュチェーンを捜す、ここに要求されたブロックが有
ればこのデータを使い二次記憶装置へのアクセスは起き
ない、ハツシュチェーン上にデータが無い時は、第３図
のフリーバッファのチェーンから１ブロツクはずし、要
求されたブロックナンバーをヘッダに書き込みハツシュ
チェーンに繋ぐ、その後二次記憶装置にそのブロックの
データのリードまたはライトを要求する。この時二次記
憶装置へのアクセスを要求したプロセスは、データが転
送されるまで待ち状態となり、別のプロセスが走る。
（発明が解決しようとする課題）
しかし、主記憶装置上のバッファを取っていると、二次
記憶装置との間でバスの競合がおこり。
記憶装置との間でバスの競合がおこり。
実際には二次記憶装置と主記憶装置のデータ転送中は、
ＣＰＵは動けないという問題があった。
ＣＰＵは動けないという問題があった。
本発明は、上記従来の欠点を解消するもので、バッファ
キャッシュを二次記憶装置がアクセス中でも、ＣＰＵを
動作可能とするものである。
キャッシュを二次記憶装置がアクセス中でも、ＣＰＵを
動作可能とするものである。
（課題を解決するための手段および作用）本発明は、Ｃ
ＰＵと二次記憶装置からブロック単位で同時にアクセス
可能なメモリと、そのメモリをブロック単位に選ぶため
のセレクタを備えることによって二次記憶装置のデータ
転送とＣＰＵの実行を同時に可能としたものである。
ＰＵと二次記憶装置からブロック単位で同時にアクセス
可能なメモリと、そのメモリをブロック単位に選ぶため
のセレクタを備えることによって二次記憶装置のデータ
転送とＣＰＵの実行を同時に可能としたものである。
（実施例）
第１図は、本発明の一実施例をブロック図で示したもの
である。
である。
３はＣＰＵＩからブロックメモリ４を選択するためのセ
レクタ、５は二次記憶装［６からブロックメモリ４を選
択するためのセレクタである。セレクタ３とセレクタ５
で別々のブロックメモリ４を選択することによってＣＰ
Ｕ１と二次記憶装置６とが同時にブロックメモリ４にア
クセスできる。
レクタ、５は二次記憶装［６からブロックメモリ４を選
択するためのセレクタである。セレクタ３とセレクタ５
で別々のブロックメモリ４を選択することによってＣＰ
Ｕ１と二次記憶装置６とが同時にブロックメモリ４にア
クセスできる。
以上のように構成された本実施例について以下動作を説
明する。
明する。
第２図に示すバッファヘッダを主記憶上にブロックメモ
リの数、Ｎｌｌ確保し、第３１ｉ１のようにフリーバッ
ファのチェーンをつくる。しかし実際のバッファは、主
記憶上には取られずブロックメモリを使用し、データエ
リアのポインタはブロックメモリ４の番号をいれる。こ
の状態で二次記憶装置！６がアクセスされると、フリー
バッファのチェーンから１個はずされ、第４図のハツシ
ュチェーンに繋がれる。その後、そのヘッダに示されて
いるブロック番号をセレクタ５にセットし、二次記憶装
置！６を起動する。起動したプロセスは待ち状態となり
、別のプロセスが走りだす、別のプロセスは二次記憶装
置６がデータ転送中でもバスを取られることがないため
動作可能である。また別プロセスが同時に二次記憶装置
１６をアクセスした場合、ハツシュチェーン上に要求し
たデータブロックが存在すれば、セレクタ３にそのヘッ
ダに示されるブロックメモリ番号をセットすることによ
り。
リの数、Ｎｌｌ確保し、第３１ｉ１のようにフリーバッ
ファのチェーンをつくる。しかし実際のバッファは、主
記憶上には取られずブロックメモリを使用し、データエ
リアのポインタはブロックメモリ４の番号をいれる。こ
の状態で二次記憶装置！６がアクセスされると、フリー
バッファのチェーンから１個はずされ、第４図のハツシ
ュチェーンに繋がれる。その後、そのヘッダに示されて
いるブロック番号をセレクタ５にセットし、二次記憶装
置！６を起動する。起動したプロセスは待ち状態となり
、別のプロセスが走りだす、別のプロセスは二次記憶装
置６がデータ転送中でもバスを取られることがないため
動作可能である。また別プロセスが同時に二次記憶装置
１６をアクセスした場合、ハツシュチェーン上に要求し
たデータブロックが存在すれば、セレクタ３にそのヘッ
ダに示されるブロックメモリ番号をセットすることによ
り。
そのプロセスは待たされることなく動作可能である。
（発明の効果）
本発明は、主記憶以外にブロック単位でＣＰＵと二次記
憶装置からアクセス可能なローカルメモリを持つことに
よって、ＣＰＵと二次記憶装置が同時に動作できるもの
である。
憶装置からアクセス可能なローカルメモリを持つことに
よって、ＣＰＵと二次記憶装置が同時に動作できるもの
である。
第１図は本発明の一実施例におけるブロック図、第２図
はバッファヘッダの構成図、第３図はフリーブロックの
チェーンを示す図、第４図はハツシュチェーンを示す図
である。 １ ・・・ＣＰＵ、 ２・・・主記憶装置、 ３・・・
ＣＰＵからのブロックメモリセレクタ、４ ・・・ブロ
ックメモリ、 ５・・・二次記憶装置からのブロックメ
モリセレクタ、 ６・・・二次記憶装置。
はバッファヘッダの構成図、第３図はフリーブロックの
チェーンを示す図、第４図はハツシュチェーンを示す図
である。 １ ・・・ＣＰＵ、 ２・・・主記憶装置、 ３・・・
ＣＰＵからのブロックメモリセレクタ、４ ・・・ブロ
ックメモリ、 ５・・・二次記憶装置からのブロックメ
モリセレクタ、 ６・・・二次記憶装置。
Claims (1)
- 二次記憶装置とＣＰＵとからブロック単位で同時にアク
セス可能なローカルメモリと、上記メモリを管理するテ
ーブルを主記憶上に持ち、上記メモリへのアクセスを制
御するセレクタを備えたバッファキャッシュ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1322753A JPH03185537A (ja) | 1989-12-14 | 1989-12-14 | バッファキャッシュ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1322753A JPH03185537A (ja) | 1989-12-14 | 1989-12-14 | バッファキャッシュ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03185537A true JPH03185537A (ja) | 1991-08-13 |
Family
ID=18147260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1322753A Pending JPH03185537A (ja) | 1989-12-14 | 1989-12-14 | バッファキャッシュ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03185537A (ja) |
-
1989
- 1989-12-14 JP JP1322753A patent/JPH03185537A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9904489B2 (en) | Processing systems, memory controllers and methods for controlling memory access operations | |
| US6012106A (en) | Prefetch management for DMA read transactions depending upon past history of actual transfer lengths | |
| US5870625A (en) | Non-blocking memory write/read mechanism by combining two pending commands write and read in buffer and executing the combined command in advance of other pending command | |
| KR950033837A (ko) | 컴퓨터 시스템과 정보 전송 방법 | |
| US6032225A (en) | Microprocessor system with burstable, non-cacheable memory access support | |
| JPH03185537A (ja) | バッファキャッシュ装置 | |
| JPS6258351A (ja) | 光デイスクキヤツシユ方式 | |
| JPH01125644A (ja) | データ転送装置 | |
| JPS6339057A (ja) | 仮想記憶メモリ | |
| JP2000215154A (ja) | Ｄｍａコントロ―ラ | |
| JPS59135684A (ja) | バツフアメモリ間のデ−タバイパス方式 | |
| JPH0247739A (ja) | 主記憶装置の制御方式 | |
| JP2966038B2 (ja) | ディジタルデータ処理ユニット調停装置及び方法 | |
| JP4856373B2 (ja) | メモリ・システムとその制御方法、データ・コヒーレンシを保つ方法 | |
| JPH0351943A (ja) | 高速バスと低速バスのバスライン共用化方式 | |
| JP2001229074A (ja) | メモリ制御装置と情報処理装置及びメモリ制御チップ | |
| JPS6055454A (ja) | デ−タ転送制御方式 | |
| JPS60140451A (ja) | メモリバス方式 | |
| JPS63240649A (ja) | デ−タ処理装置 | |
| JPS63266572A (ja) | デ−タ処理システム | |
| JPH05282107A (ja) | 外部記憶装置 | |
| JPH01276348A (ja) | ２次キャッシュメモリ方式 | |
| JPS63259746A (ja) | バンクメモリ間のデ−タ転送方式 | |
| JPH04287263A (ja) | データ転送装置 | |
| JPH06309228A (ja) | データ処理装置 |