JPH03196634A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03196634A JPH03196634A JP33961189A JP33961189A JPH03196634A JP H03196634 A JPH03196634 A JP H03196634A JP 33961189 A JP33961189 A JP 33961189A JP 33961189 A JP33961189 A JP 33961189A JP H03196634 A JPH03196634 A JP H03196634A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- bump
- tape
- tip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 230000006835 compression Effects 0.000 abstract 2
- 238000007906 compression Methods 0.000 abstract 2
- 238000002788 crimping Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にバンプとリ
ードとの接続方法に関する。
ードとの接続方法に関する。
従来、フィルムキャリア方式で用いられるＴＡＢテープ
のリードを接続するためのバンプを有する半導体装置と
しては、第４図（ａ）、（ｂ）に示すように、素子によ
って回路が形成されている半導体基板ｌと、この基板の
表面に形成された高さの等しい第１のバンプ９および第
２のバンプ１０から構成されていた。
のリードを接続するためのバンプを有する半導体装置と
しては、第４図（ａ）、（ｂ）に示すように、素子によ
って回路が形成されている半導体基板ｌと、この基板の
表面に形成された高さの等しい第１のバンプ９および第
２のバンプ１０から構成されていた。
リードキャリアであるＴＡＢテープは、テープ１２と長
さの異なるリード１１Ａとリード１１Ｂから成っており
、半導体装置上に第１のバンプ９と第２のバンプ１０に
ＴＡＢテープのリード１１Ａ、ＩＩＢを接続するときは
、リード１１Ａ。
さの異なるリード１１Ａとリード１１Ｂから成っており
、半導体装置上に第１のバンプ９と第２のバンプ１０に
ＴＡＢテープのリード１１Ａ、ＩＩＢを接続するときは
、リード１１Ａ。
１１Ｂの先端が第１のバンプ９および第２のバンプ１０
の上にくるように位置合わせを行ない、リードＩＩＡ、
ＩＩＢの先端に対し、上方から治具により熱と圧力をか
けて圧着させていた。
の上にくるように位置合わせを行ない、リードＩＩＡ、
ＩＩＢの先端に対し、上方から治具により熱と圧力をか
けて圧着させていた。
上述した従来の半導体装置の製造方法では、半導体装置
の高密度化に伴なって間隔が狭くなったバンプ９，１０
とリード１１Ａ、１１Ｂとを接続する場合、高い位置合
せ精度が必要である。この位置合わせがずれたときは第
５図に示すように、第２のバンプ１０に接続するリード
１１Ｂと、それに隣接した第１のバンプ９とが接触し、
電気的な短絡を起こすという欠点がある。
の高密度化に伴なって間隔が狭くなったバンプ９，１０
とリード１１Ａ、１１Ｂとを接続する場合、高い位置合
せ精度が必要である。この位置合わせがずれたときは第
５図に示すように、第２のバンプ１０に接続するリード
１１Ｂと、それに隣接した第１のバンプ９とが接触し、
電気的な短絡を起こすという欠点がある。
本発明の半導体装置の製造方法は、半導体基板上に形成
された高さの低い第１のバンプに第１のリードを接続す
る工程と、次で高さの高い第２のバンプに第２のリード
を接続する工程とを含んで構成される。
された高さの低い第１のバンプに第１のリードを接続す
る工程と、次で高さの高い第２のバンプに第２のリード
を接続する工程とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図（ａ）、（ｂ）は本発明の第１の実施例を説明す
るための半導体チップの側面図である。
るための半導体チップの側面図である。
素子が形成された半導体基板１上にはバンプが千鳥状に
配置されており、半導体基板１上の外側の第１バンプ２
に比べ内側の第２バンブ３の方が高く形成されている。
配置されており、半導体基板１上の外側の第１バンプ２
に比べ内側の第２バンブ３の方が高く形成されている。
そしてこの高低差は、第１のリード４の厚さよりも大き
くなっている。
くなっている。
まず第１図（ａ）に示すように、半導体基板１上の第１
のバンプ２の上に第１のテープ６上に形成された第１の
リード４の先端がくるように位置合せを行ない、次で第
１のリード４の先端に上方から治具により熱と圧力をか
けて圧着させる。第１のリード４は第１のテープ６の表
面の片側に形成されており、圧着の際には第１のテープ
６の第１のリード４が形成されている側の面が上方を向
くようにする。
のバンプ２の上に第１のテープ６上に形成された第１の
リード４の先端がくるように位置合せを行ない、次で第
１のリード４の先端に上方から治具により熱と圧力をか
けて圧着させる。第１のリード４は第１のテープ６の表
面の片側に形成されており、圧着の際には第１のテープ
６の第１のリード４が形成されている側の面が上方を向
くようにする。
次に第１図（ｂ）に示すように、第２のバング３の上に
第２のリード５の先端がくるように位置合せを行ない、
第２のり−ド５の先端に上方がら治具により熱と圧力を
かけて圧着させる。第２のり−ド５は第２のテープ７の
表面の片側に形成されており、圧着の際には第２のテー
プ７の第２のリード５が形成されている側の面が上方を
向くようにする。第２のり−ド５を接続した後に、第１
のテープ６と第２のテープ７を接着させて固定する。
第２のリード５の先端がくるように位置合せを行ない、
第２のり−ド５の先端に上方がら治具により熱と圧力を
かけて圧着させる。第２のり−ド５は第２のテープ７の
表面の片側に形成されており、圧着の際には第２のテー
プ７の第２のリード５が形成されている側の面が上方を
向くようにする。第２のり−ド５を接続した後に、第１
のテープ６と第２のテープ７を接着させて固定する。
このように第１の実施例によれば、第１のり−ド４とそ
れと隣接した第２のリード５との間は、第１のバンプ２
と第２のバンプ３の高低差以上の距離が必ず保たれるこ
とになる。
れと隣接した第２のリード５との間は、第１のバンプ２
と第２のバンプ３の高低差以上の距離が必ず保たれるこ
とになる。
本実施例で位置合せのずれが生じた場合の様子を第２図
に示す。
に示す。
第２のバンプ３に接続された第２のリード５は、大きな
位置合わせのずれを起こしているが、第１のバンプ２の
高さが低いため第２のリード５は、隣接する第１のバン
プ２および第１のリード４より高く位置するため、接触
を起こすことはない。従って第１のり−ド４と第２のリ
ードらとの短絡を防ぐことができる。
位置合わせのずれを起こしているが、第１のバンプ２の
高さが低いため第２のリード５は、隣接する第１のバン
プ２および第１のリード４より高く位置するため、接触
を起こすことはない。従って第１のり−ド４と第２のリ
ードらとの短絡を防ぐことができる。
第３図（ａ）、（ｂ）は本発明の第２の実施例を説明す
るための半導体チップの側面図である。
るための半導体チップの側面図である。
第３図（ａ）、（ｂ）に示すように、第１のリード４お
よび第２のり−ド５をそれぞれ第１のバンプ２および第
２のバンプ３に接続するが、接続の工程手順は第１図に
示した第１の実施例と同じである。第１の実施例との相
違点は、第３図（ｂ）に示すように、第１のり−ド４を
圧着する際に第１のテープ６の第１のリード４が形成さ
れている側の面が下方に向くようにする点である。
よび第２のり−ド５をそれぞれ第１のバンプ２および第
２のバンプ３に接続するが、接続の工程手順は第１図に
示した第１の実施例と同じである。第１の実施例との相
違点は、第３図（ｂ）に示すように、第１のり−ド４を
圧着する際に第１のテープ６の第１のリード４が形成さ
れている側の面が下方に向くようにする点である。
このようにすることにより、第２のテープ７のリード形
成面が上になるように第２のリード５を圧着した場合、
第１のテープ６と第２のテープ７のリードが形成されて
いない測量士が面し、両者のリード形成面は外側に表わ
れる。従ってリード形成面上に配線パターンを造ること
ができるため、テープ上から外部へ信号をとり出すため
のパッドをテープ両面に配置することができるという利
点がある。
成面が上になるように第２のリード５を圧着した場合、
第１のテープ６と第２のテープ７のリードが形成されて
いない測量士が面し、両者のリード形成面は外側に表わ
れる。従ってリード形成面上に配線パターンを造ること
ができるため、テープ上から外部へ信号をとり出すため
のパッドをテープ両面に配置することができるという利
点がある。
以上説明したように本発明は、高さの低い第１のバンプ
に第１のリードを接続したのち、高さの高い第２のバン
プに第２のリードを接続することにより、位置合わせが
ずれた場合でも、第２のバンプに接続した第２のリード
とそれに隣接した第１のバンプとの接触による短絡をな
くすことができる。その結果バンプの間隔を小さくする
ことができ、高密度のバンプを有する半導体装置が実現
できる。
に第１のリードを接続したのち、高さの高い第２のバン
プに第２のリードを接続することにより、位置合わせが
ずれた場合でも、第２のバンプに接続した第２のリード
とそれに隣接した第１のバンプとの接触による短絡をな
くすことができる。その結果バンプの間隔を小さくする
ことができ、高密度のバンプを有する半導体装置が実現
できる。
第１図（ａ）、（ｂ）及び第２図は本発明の第１の実施
例を説明するための半導体チップの側面図及び平面図、
第３図（ａ）、（ｂ）は本発明の第２の実施例を説明す
るための半導体チップの側面図、第４図（ａ）、（ｂ）
及び第５図は従来例を説明するための半導体チップの側
面図及び平面図である。 １・・・半導体基板、２，９・・・第１のバンプ、３゜
１０・・・第２のバンプ、４・・・第１のリード、５・
・・第２のリード、６・・・第１のテープ、７・・・第
２のテープ、１１Ａ、ＩＩＢ・・・リード、１２・・・
テープ。
例を説明するための半導体チップの側面図及び平面図、
第３図（ａ）、（ｂ）は本発明の第２の実施例を説明す
るための半導体チップの側面図、第４図（ａ）、（ｂ）
及び第５図は従来例を説明するための半導体チップの側
面図及び平面図である。 １・・・半導体基板、２，９・・・第１のバンプ、３゜
１０・・・第２のバンプ、４・・・第１のリード、５・
・・第２のリード、６・・・第１のテープ、７・・・第
２のテープ、１１Ａ、ＩＩＢ・・・リード、１２・・・
テープ。
Claims (1)
- 半導体基板上に形成された高さの低い第１のバンプに第
１のリードを接続する工程と、次で高さの高い第２のバ
ンプに第２のリードを接続する工程とを含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33961189A JPH03196634A (ja) | 1989-12-26 | 1989-12-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33961189A JPH03196634A (ja) | 1989-12-26 | 1989-12-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03196634A true JPH03196634A (ja) | 1991-08-28 |
Family
ID=18329129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33961189A Pending JPH03196634A (ja) | 1989-12-26 | 1989-12-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03196634A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0664563A1 (en) * | 1993-12-27 | 1995-07-26 | Kabushiki Kaisha Toshiba | TAB Bonding pads geometry for semiconductor devices |
-
1989
- 1989-12-26 JP JP33961189A patent/JPH03196634A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0664563A1 (en) * | 1993-12-27 | 1995-07-26 | Kabushiki Kaisha Toshiba | TAB Bonding pads geometry for semiconductor devices |
| US5569964A (en) * | 1993-12-27 | 1996-10-29 | Kabushiki Kaisha Toshiba | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100561737C (zh) | 中心焊点芯片的叠层球栅极阵列封装件及其制造方法 | |
| TWI381459B (zh) | Semiconductor device and manufacturing method thereof | |
| US7893550B2 (en) | Semiconductor package comprising alignment members | |
| JPH06244360A (ja) | 半導体装置 | |
| JP3246010B2 (ja) | フリップチップ実装用基板の電極構造 | |
| JP2753696B2 (ja) | 半導体パッケージのテープ自動結合構造 | |
| US6737590B2 (en) | Tape circuit board and semiconductor chip package including the same | |
| JPH03196634A (ja) | 半導体装置の製造方法 | |
| JPH11312759A (ja) | フェイスダウンボンディング用基板またはプリント配線板もしくはフレキシブル配線板またはその基板の形設方法 | |
| JPH03218039A (ja) | 半導体素子の実装方法 | |
| US20090181496A1 (en) | Multi-layer substrate and manufacture method thereof | |
| EP2190273B1 (en) | Multi-layer baseboard and manufacturing method thereof | |
| JPH04102339A (ja) | 半導体素子及びその実装方法 | |
| US6814274B2 (en) | Bonding tool capable of bonding inner leads of tab tapes to electrode pads in high quality and high productivity and bonding method | |
| KR0166827B1 (ko) | 반도체 칩의 실장구조 | |
| KR100228336B1 (ko) | 플렉시블 멀티칩 모듈 반도체 장치 및 그의 형성방법 | |
| JP3779485B2 (ja) | 半導体装置の製造方法 | |
| US20110233749A1 (en) | Semiconductor device package and method of fabricating the same | |
| JPS63276237A (ja) | 基板へのｉｃボンディング方法 | |
| JPH0158865B2 (ja) | ||
| JP2867547B2 (ja) | 導電突起の形成方法 | |
| JP3021509B2 (ja) | 導電突起の形成方法 | |
| JPH04299544A (ja) | フィルムキャリヤ半導体装置の製造方法 | |
| JPS63117437A (ja) | 半導体チツプ | |
| JPS6313353A (ja) | 配線基板 |