JPH0319695B2 - - Google Patents
Info
- Publication number
- JPH0319695B2 JPH0319695B2 JP60277037A JP27703785A JPH0319695B2 JP H0319695 B2 JPH0319695 B2 JP H0319695B2 JP 60277037 A JP60277037 A JP 60277037A JP 27703785 A JP27703785 A JP 27703785A JP H0319695 B2 JPH0319695 B2 JP H0319695B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- semiconductor
- plasma
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Description
〔概要〕
本発明は、半導体装置の製造方法に於いて、
−族化合物半導体層の表面をプラズマ・イオン
で衝撃し、その衝撃された部分のみをフツ酸系の
溶液で除去するようにし、その除去される−
族化合物半導体層の厚さを高精度で制御できるよ
うにしたものである。 〔産業上の利用分野〕 本発明は、−族化合物半導体層を微細且つ
高精度で加工することが必要な半導体装置の製造
に適用して好結果が得られる方法に関する。 〔従来の技術〕 近年、半導体装置の高集積化、高密度化に伴つ
て、半導体をエツチングして微細パターンを高精
度で形成する技術が希求されている。 一般に、半導体プロセスに於けるエツチングと
呼ばれる工程は被エツチング物の酸化（活性化）
及び還元（腐食）が同時に進行し、そのエツチン
グ深さの制御はエツチング時間の制御に依り実現
されている。 〔発明が解決しようとする問題点〕 前記したように、半導体をエツチングして微細
パターンを高精度で形成することは、その要求の
程度が極めて高くなつてきているので、次第に困
難になりつつある。 例えば、数十〔Å〕程度の極薄の半導体層をエ
ツチングする場合には、エツチング開始時と定常
状態とではエツチング速度が相違するなどの問題
がある為、その制御は容易でない。 因に、半導体表面を酸化性の液により酸化し、
続いて、これを還元性の液で除去することも考え
られようが、半導体の種類と酸化剤の組み合わせ
は非常に限られたものであり、また、酸化される
半導体の厚さは極めて小さく、高々、10〔Å〕程
度であつて、制御性もなく、実用上からは問題が
ある。 本発明は、極薄の−族化合物半導体層を高
精度で且つ再現性良く容易にエツチングできるよ
うにしようとする。 〔問題点を解決するための手段〕 本発明に依る半導体装置の製造方法に於いて
は、−族化合物半導体層の表面（例えば
GaAs基板１の表面）をプラズマ・イオン（例え
ば酸素イオン）で衝撃してから該−族化合物
半導体層をフツ酸系の溶液（例えばHF：H2O＝
１：30の溶液）に浸漬し前記プラズマ・イオンで
衝撃された部分（例えば×印）のみを除去する工
程が含まれている。 〔作用〕 前記手段に依ると、ごく薄い半導体層を高精度
で且つ再現性良くエツチングすることが可能であ
り、また、この効果を利用して、２層構造の半導
体層に於いて、プラズマ・イオン衝撃の効果が大
きい半導体層を上層とすることに依り、下層を損
傷することなく、上層のみを選択的にエツチング
することが可能である。 〔実施例〕 第１図Ａ乃至Ｄは本発明一実施例を解説する為
の工程要所に於ける半導体ウエハの要部切断側面
図を表し、以下、これ等の図を参照しつつ説明す
る。 第１図Ａ参照 (1) 通常のフオト・リソグラフイ技術に於けるレ
ジスト・プロセスを適用することに依り、
GaAs基板１上に開口２Ａを有するフオト・レ
ジスト膜２を形成した試料を作成する。 第１図Ｂ参照 (2) 前記試料を通常の平行平板型リアクテイブ・
イオン・エツチング（reactive ion etching：
RIE）装置内にセツトし、印加する高周波の周
波数を13.5〔ＭHz〕として酸素ガス放電を行い、
プラズマを発生させる。 この酸素プラズマ・イオンの衝撃に依り、フ
オト・レジスト膜２に於ける開口２Ａ内に露出
されているGaAs基板１の表面は酸化されると
共にプラズマに依るダメージを受け、従つて、
ストイキオメトリがくずれて活性化される。そ
して、この活性化される深さはプラズマの条件
に依り、任意に設定することができる。尚、図
の×印は活性化されたことを表示している。 この活性化に関する主なデータを例示すると
次の通りである。 酸素圧力：５〔Pa〕 セルフ・バイアス電圧：200〔Ｖ〕 第１図Ｃ参照 (3) フオト・レジスト膜２を除去してから、試料
をHF：H2O＝１：30なる溶液中に浸漬し、前
記工程(2)で活性化した層を除去する。 通常、GaAsが単に酸化して表面にGa2O3が
生成されている場合には、前記溶液では除去で
きないが、プラズマでダメージを与えて活性化
してあれば、その活性化されている部分のみは
除去することができる。 このエツチングに於いては、活性化された層
のみが反応して除去されるのであるから、試料
を溶液に浸漬する時間に対する依存性は極めて
少なく、通常、約10〜30〔秒〕程度と然程の厳
密性は要求されない。 第１図Ｄ参照 (4) 溶液から取り出して水洗した状態が図示され
ている。尚、記号１Ａはエツチングされた領域
を指示している。 本実施例に依ると、エツチング領域１Ａの深
さは約30〔Å〕であつた。 前記説明した工程に依ると、半導体を極めて
薄く且つ再現性良くエツチングできることが理
解される。 ところで、前記のようにプラズマで半導体に
活性化層を形成する場合、半導体の種類に依
り、その活性化の程度が相違する。この現象を
利用すると、異なる半導体間の選択エツチング
が可能となる。即ち、２層構造の半導体層に於
いて、プラズマ・イオン衝撃で活性化され易い
半導体の薄層を上層に配置し、条件を前記上層
の半導体薄層のみが影響を受けるように設定し
てプラズマ・イオン衝撃を実施し、ウエツト・
エツチングすると、前記上層の半導体層薄層の
みを選択的に除去することができる。次に、こ
の応用に関して、図を参照しながら詳細に説明
する。 第２図Ａ乃至ＦはＥ／Ｄモードの高電子移動
度トランジスタ（high electron mobility
transistor：HEMT）を形成し得る構成のエピ
タキシヤル成長半導体層にＥモードの半導体装
置を形成する場合に本発明を適用した実施例を
解説する為の工程要所に於ける半導体装置の要
部切断側面図を表し、以下、これ等の図を参照
しつつ説明する。尚、ここで対象としているの
は、ゲート電極を形成する場合であつて、ソー
ス電極並びにドレイン電極が製造されるまでは
従来技術をそのまま適用して良く、従つて、こ
こでは、その後の段階から説明することとす
る。 第２図Ａ参照 (1) 図に於いて、１１は半絶縁性であるGaAs基
板、１２はアン・ドープGaAsチヤネル層、１
３はｎ型AlGaAs電子供給層、１４はキヤツプ
層を構成するｎ型GaAs層、１５はキヤツプ層
を構成するｎ型AlGaAs層、１６はキヤツプ層
を構成するｎ型GaAs層、１７はSiO2からなる
絶縁膜、１８はソース電極、１９はドレイン電
極、２０は２次元電子ガス層をそれぞれ示して
いる。尚、GaAs層１４、AlGaAs層１５、
GaAs層１６のそれぞれでキヤツプ層が構成さ
れ、また、該キヤツプ層のなかのAlGaAs層１
５はエツチング停止層の役目を果たすものであ
る。 図示された半導体装置は、オーミツク・コン
タクトのソース電極１８とドレイン電極１９が
形成され、また、メサ・エツチングに依り、絶
縁分離（図示せず）が行われた状態にある。 この半導体装置に於ける主要部分のデータを
例示すると次の通りである。 電子供給層１３について 厚さ：400〔Å〕 GaAs層１４について 厚さ：150〔Å〕 AlGaAs層１５について 厚さ：60〔Å〕 ｘ値：0.2 GaAs層１６について 厚さ：1000〔Å〕 絶縁膜１７について 厚さ：3000〔Å〕 ソース電極１８及びドレイン電極１９ 材料：Au・Ge／Au 厚さ：200〔Å〕／2800〔Å〕 合金化熱処理温度：400〔℃〕 合金化熱処理時間：２〔分〕 形成方法：リフト・オフ法 ２次元電子ガス層２０ 電子濃度：１×1012〔cm-2〕 第２図Ｂ参照 (2) フオト・リソグラフイ技術に於けるレジス
ト・プロセスを適用することに依り、ゲート電
極形成予定部分に対応する開口２１Ａを有する
フオト・レジスト膜２１を形成する。 第２図Ｃ参照 (3) エツチヤントをHFとするウエツト・エツチ
ング法を適用することに依り、フオト・レジス
ト膜２１をマスクとしてSiO2膜１７のエツチ
ングを行い、開口１７Ａを形成する。 このウエツト・エツチングはGaAs層１６の
表面で自動的に停止することは勿論である。 (4) エツチング・ガスをCCl2F2とするRIE法を適
用することに依り、GaAs層１６のエツチング
を行い、開口１７Ａを深くする。 このドライ・エツチングはエツチング停止層
であるAlGaAs層１５の表面で自動的に停止す
る。尚、この状態で、ゲート電極を形成すれば
Ｄモードの半導体装置が得られる。 第２図Ｄ参照 (5) 前記工程(4)に引き続き、RIE装置内に酸素プ
ラズマを発生させ、AlGaAs層１５にダメージ
を与えて活性化する。 この場合の条件としては、セルフ・バイアス
電圧が100〔Ｖ〕、時間が20〔秒〕である。 (6) HFをH2Oで100倍に希釈した溶液に試料を
浸漬してAlGaAs層１５をエツチングして除去
する。 第１図に関して説明した実施例から明らかな
ように、プラズマで活性化する層の厚さは、プ
ラズマの条件を適宜に選択することに依り、正
確に制御することができるから、AlGaAs層１
５のみを確実に除去し且つその下地である厚さ
150〔Å〕のGaAs層１４をそのまま残すことは
容易である。 因に、前記(5)の工程を介在させることなく、
前記(6)の工程に入つてAlGaAs層１５を除去す
ることもできるが、それには、前記(4)の工程に
於いて、RIEのセルフ・バイアスを120〔Ｖ〕以
上にした場合に有効である。 第２図Ｅ参照 (7) CCl2F2をエツチング・ガスとしてRIE法を適
用することに依り、GaAs層１４のエツチング
を行い、開口１７Ａを更に深くし、電子供給層
１３の表面を露出させる。尚、このエツチング
は、AlGaAsで構成された電子供給層１３の表
面で自動的に停止され、該表面は損傷されるこ
とがないのは云うまでもない。 第２図Ｆ参照 (8) 蒸着法を適用することに依り、Al膜を厚さ
約4000〔Å〕程度に形成してから、フオト・レ
ジスト膜２１を溶解させ、リフト・オフ法に依
るパターニングを行い、ゲート電極２２を形成
する。 このようにして得られたＥモードの半導体装
置の特性が良好であることは云うまでもない。 ところで、この選択エツチングの場合、本発
明に依らなくても、AlxGa1-xAsの方がGaAsよ
りもHFに依るエツチング速度は２倍ほど大で
ある（但し、ｘ＝0.3のとき）。 然しながら、本発明に依ると、これを10倍以
上に大きくすることができ、且つ、より希釈さ
れたHF（H2O：HF＝100：１以下）でAlGaAs
をエツチングすることができる。 前記実施例に於けるようにAlGaAsのエツチ
ングを行う場合、酸素プラズマを発生させる為
のRIE装置内に於ける酸素圧力を５〔Pa〕、RIE
のセルフ・バイアス電圧を200〔Ｖ〕、放電時間
30〔秒〕の条件の下でプラズマ・イオン衝撃を
実施し、H2Oで100倍に希釈したHF液でウエ
ツト・エツチングすると150〔Å〕の厚さの層を
除去することができる。 前記と同様な選択エツチングは、 GaAs（／Ge） AlAs（／GaAs） AlInAs（／GaAs） AlInAs（／GaInAs） AlGaP（／GaP） InGaP（／GaAs） InGaP（／InP） AlGaAsP（／GaAs） AlGaAsP（／InP） の場合に於いても可能である。 〔発明の効果〕 本発明に依る半導体装置の製造方法では、−
族化合物半導体表面をプラズマ・イオンで衝撃
してから該半導体を溶液に浸漬し前記プラズマ・
イオンで衝撃された部分のみを除去するようにし
ている。 この構成に依り、極薄の半導体層を高精度で且
つ再現性良くエツチングすることができ、しか
も、その厚さはプラズマ・イオンで衝撃する条件
を変えることで容易に選択及び制御することがで
き、また、最終工程は溶液に依るエツチングから
水洗になるので、エツチング後の半導体表面は清
浄に保たれ、更にまた、プラズマに依る半導体の
活性化の度合が相違することに基づき異なる半導
体間の選択エツチングを行うことが可能である。
−族化合物半導体層の表面をプラズマ・イオン
で衝撃し、その衝撃された部分のみをフツ酸系の
溶液で除去するようにし、その除去される−
族化合物半導体層の厚さを高精度で制御できるよ
うにしたものである。 〔産業上の利用分野〕 本発明は、−族化合物半導体層を微細且つ
高精度で加工することが必要な半導体装置の製造
に適用して好結果が得られる方法に関する。 〔従来の技術〕 近年、半導体装置の高集積化、高密度化に伴つ
て、半導体をエツチングして微細パターンを高精
度で形成する技術が希求されている。 一般に、半導体プロセスに於けるエツチングと
呼ばれる工程は被エツチング物の酸化（活性化）
及び還元（腐食）が同時に進行し、そのエツチン
グ深さの制御はエツチング時間の制御に依り実現
されている。 〔発明が解決しようとする問題点〕 前記したように、半導体をエツチングして微細
パターンを高精度で形成することは、その要求の
程度が極めて高くなつてきているので、次第に困
難になりつつある。 例えば、数十〔Å〕程度の極薄の半導体層をエ
ツチングする場合には、エツチング開始時と定常
状態とではエツチング速度が相違するなどの問題
がある為、その制御は容易でない。 因に、半導体表面を酸化性の液により酸化し、
続いて、これを還元性の液で除去することも考え
られようが、半導体の種類と酸化剤の組み合わせ
は非常に限られたものであり、また、酸化される
半導体の厚さは極めて小さく、高々、10〔Å〕程
度であつて、制御性もなく、実用上からは問題が
ある。 本発明は、極薄の−族化合物半導体層を高
精度で且つ再現性良く容易にエツチングできるよ
うにしようとする。 〔問題点を解決するための手段〕 本発明に依る半導体装置の製造方法に於いて
は、−族化合物半導体層の表面（例えば
GaAs基板１の表面）をプラズマ・イオン（例え
ば酸素イオン）で衝撃してから該−族化合物
半導体層をフツ酸系の溶液（例えばHF：H2O＝
１：30の溶液）に浸漬し前記プラズマ・イオンで
衝撃された部分（例えば×印）のみを除去する工
程が含まれている。 〔作用〕 前記手段に依ると、ごく薄い半導体層を高精度
で且つ再現性良くエツチングすることが可能であ
り、また、この効果を利用して、２層構造の半導
体層に於いて、プラズマ・イオン衝撃の効果が大
きい半導体層を上層とすることに依り、下層を損
傷することなく、上層のみを選択的にエツチング
することが可能である。 〔実施例〕 第１図Ａ乃至Ｄは本発明一実施例を解説する為
の工程要所に於ける半導体ウエハの要部切断側面
図を表し、以下、これ等の図を参照しつつ説明す
る。 第１図Ａ参照 (1) 通常のフオト・リソグラフイ技術に於けるレ
ジスト・プロセスを適用することに依り、
GaAs基板１上に開口２Ａを有するフオト・レ
ジスト膜２を形成した試料を作成する。 第１図Ｂ参照 (2) 前記試料を通常の平行平板型リアクテイブ・
イオン・エツチング（reactive ion etching：
RIE）装置内にセツトし、印加する高周波の周
波数を13.5〔ＭHz〕として酸素ガス放電を行い、
プラズマを発生させる。 この酸素プラズマ・イオンの衝撃に依り、フ
オト・レジスト膜２に於ける開口２Ａ内に露出
されているGaAs基板１の表面は酸化されると
共にプラズマに依るダメージを受け、従つて、
ストイキオメトリがくずれて活性化される。そ
して、この活性化される深さはプラズマの条件
に依り、任意に設定することができる。尚、図
の×印は活性化されたことを表示している。 この活性化に関する主なデータを例示すると
次の通りである。 酸素圧力：５〔Pa〕 セルフ・バイアス電圧：200〔Ｖ〕 第１図Ｃ参照 (3) フオト・レジスト膜２を除去してから、試料
をHF：H2O＝１：30なる溶液中に浸漬し、前
記工程(2)で活性化した層を除去する。 通常、GaAsが単に酸化して表面にGa2O3が
生成されている場合には、前記溶液では除去で
きないが、プラズマでダメージを与えて活性化
してあれば、その活性化されている部分のみは
除去することができる。 このエツチングに於いては、活性化された層
のみが反応して除去されるのであるから、試料
を溶液に浸漬する時間に対する依存性は極めて
少なく、通常、約10〜30〔秒〕程度と然程の厳
密性は要求されない。 第１図Ｄ参照 (4) 溶液から取り出して水洗した状態が図示され
ている。尚、記号１Ａはエツチングされた領域
を指示している。 本実施例に依ると、エツチング領域１Ａの深
さは約30〔Å〕であつた。 前記説明した工程に依ると、半導体を極めて
薄く且つ再現性良くエツチングできることが理
解される。 ところで、前記のようにプラズマで半導体に
活性化層を形成する場合、半導体の種類に依
り、その活性化の程度が相違する。この現象を
利用すると、異なる半導体間の選択エツチング
が可能となる。即ち、２層構造の半導体層に於
いて、プラズマ・イオン衝撃で活性化され易い
半導体の薄層を上層に配置し、条件を前記上層
の半導体薄層のみが影響を受けるように設定し
てプラズマ・イオン衝撃を実施し、ウエツト・
エツチングすると、前記上層の半導体層薄層の
みを選択的に除去することができる。次に、こ
の応用に関して、図を参照しながら詳細に説明
する。 第２図Ａ乃至ＦはＥ／Ｄモードの高電子移動
度トランジスタ（high electron mobility
transistor：HEMT）を形成し得る構成のエピ
タキシヤル成長半導体層にＥモードの半導体装
置を形成する場合に本発明を適用した実施例を
解説する為の工程要所に於ける半導体装置の要
部切断側面図を表し、以下、これ等の図を参照
しつつ説明する。尚、ここで対象としているの
は、ゲート電極を形成する場合であつて、ソー
ス電極並びにドレイン電極が製造されるまでは
従来技術をそのまま適用して良く、従つて、こ
こでは、その後の段階から説明することとす
る。 第２図Ａ参照 (1) 図に於いて、１１は半絶縁性であるGaAs基
板、１２はアン・ドープGaAsチヤネル層、１
３はｎ型AlGaAs電子供給層、１４はキヤツプ
層を構成するｎ型GaAs層、１５はキヤツプ層
を構成するｎ型AlGaAs層、１６はキヤツプ層
を構成するｎ型GaAs層、１７はSiO2からなる
絶縁膜、１８はソース電極、１９はドレイン電
極、２０は２次元電子ガス層をそれぞれ示して
いる。尚、GaAs層１４、AlGaAs層１５、
GaAs層１６のそれぞれでキヤツプ層が構成さ
れ、また、該キヤツプ層のなかのAlGaAs層１
５はエツチング停止層の役目を果たすものであ
る。 図示された半導体装置は、オーミツク・コン
タクトのソース電極１８とドレイン電極１９が
形成され、また、メサ・エツチングに依り、絶
縁分離（図示せず）が行われた状態にある。 この半導体装置に於ける主要部分のデータを
例示すると次の通りである。 電子供給層１３について 厚さ：400〔Å〕 GaAs層１４について 厚さ：150〔Å〕 AlGaAs層１５について 厚さ：60〔Å〕 ｘ値：0.2 GaAs層１６について 厚さ：1000〔Å〕 絶縁膜１７について 厚さ：3000〔Å〕 ソース電極１８及びドレイン電極１９ 材料：Au・Ge／Au 厚さ：200〔Å〕／2800〔Å〕 合金化熱処理温度：400〔℃〕 合金化熱処理時間：２〔分〕 形成方法：リフト・オフ法 ２次元電子ガス層２０ 電子濃度：１×1012〔cm-2〕 第２図Ｂ参照 (2) フオト・リソグラフイ技術に於けるレジス
ト・プロセスを適用することに依り、ゲート電
極形成予定部分に対応する開口２１Ａを有する
フオト・レジスト膜２１を形成する。 第２図Ｃ参照 (3) エツチヤントをHFとするウエツト・エツチ
ング法を適用することに依り、フオト・レジス
ト膜２１をマスクとしてSiO2膜１７のエツチ
ングを行い、開口１７Ａを形成する。 このウエツト・エツチングはGaAs層１６の
表面で自動的に停止することは勿論である。 (4) エツチング・ガスをCCl2F2とするRIE法を適
用することに依り、GaAs層１６のエツチング
を行い、開口１７Ａを深くする。 このドライ・エツチングはエツチング停止層
であるAlGaAs層１５の表面で自動的に停止す
る。尚、この状態で、ゲート電極を形成すれば
Ｄモードの半導体装置が得られる。 第２図Ｄ参照 (5) 前記工程(4)に引き続き、RIE装置内に酸素プ
ラズマを発生させ、AlGaAs層１５にダメージ
を与えて活性化する。 この場合の条件としては、セルフ・バイアス
電圧が100〔Ｖ〕、時間が20〔秒〕である。 (6) HFをH2Oで100倍に希釈した溶液に試料を
浸漬してAlGaAs層１５をエツチングして除去
する。 第１図に関して説明した実施例から明らかな
ように、プラズマで活性化する層の厚さは、プ
ラズマの条件を適宜に選択することに依り、正
確に制御することができるから、AlGaAs層１
５のみを確実に除去し且つその下地である厚さ
150〔Å〕のGaAs層１４をそのまま残すことは
容易である。 因に、前記(5)の工程を介在させることなく、
前記(6)の工程に入つてAlGaAs層１５を除去す
ることもできるが、それには、前記(4)の工程に
於いて、RIEのセルフ・バイアスを120〔Ｖ〕以
上にした場合に有効である。 第２図Ｅ参照 (7) CCl2F2をエツチング・ガスとしてRIE法を適
用することに依り、GaAs層１４のエツチング
を行い、開口１７Ａを更に深くし、電子供給層
１３の表面を露出させる。尚、このエツチング
は、AlGaAsで構成された電子供給層１３の表
面で自動的に停止され、該表面は損傷されるこ
とがないのは云うまでもない。 第２図Ｆ参照 (8) 蒸着法を適用することに依り、Al膜を厚さ
約4000〔Å〕程度に形成してから、フオト・レ
ジスト膜２１を溶解させ、リフト・オフ法に依
るパターニングを行い、ゲート電極２２を形成
する。 このようにして得られたＥモードの半導体装
置の特性が良好であることは云うまでもない。 ところで、この選択エツチングの場合、本発
明に依らなくても、AlxGa1-xAsの方がGaAsよ
りもHFに依るエツチング速度は２倍ほど大で
ある（但し、ｘ＝0.3のとき）。 然しながら、本発明に依ると、これを10倍以
上に大きくすることができ、且つ、より希釈さ
れたHF（H2O：HF＝100：１以下）でAlGaAs
をエツチングすることができる。 前記実施例に於けるようにAlGaAsのエツチ
ングを行う場合、酸素プラズマを発生させる為
のRIE装置内に於ける酸素圧力を５〔Pa〕、RIE
のセルフ・バイアス電圧を200〔Ｖ〕、放電時間
30〔秒〕の条件の下でプラズマ・イオン衝撃を
実施し、H2Oで100倍に希釈したHF液でウエ
ツト・エツチングすると150〔Å〕の厚さの層を
除去することができる。 前記と同様な選択エツチングは、 GaAs（／Ge） AlAs（／GaAs） AlInAs（／GaAs） AlInAs（／GaInAs） AlGaP（／GaP） InGaP（／GaAs） InGaP（／InP） AlGaAsP（／GaAs） AlGaAsP（／InP） の場合に於いても可能である。 〔発明の効果〕 本発明に依る半導体装置の製造方法では、−
族化合物半導体表面をプラズマ・イオンで衝撃
してから該半導体を溶液に浸漬し前記プラズマ・
イオンで衝撃された部分のみを除去するようにし
ている。 この構成に依り、極薄の半導体層を高精度で且
つ再現性良くエツチングすることができ、しか
も、その厚さはプラズマ・イオンで衝撃する条件
を変えることで容易に選択及び制御することがで
き、また、最終工程は溶液に依るエツチングから
水洗になるので、エツチング後の半導体表面は清
浄に保たれ、更にまた、プラズマに依る半導体の
活性化の度合が相違することに基づき異なる半導
体間の選択エツチングを行うことが可能である。
第１図Ａ乃至Ｄは本発明一実施例を説明する為
の工程要所に於ける半導体の要部切断側面図、第
２図Ａ乃至Ｆは本発明一実施例を説明する為の工
程要所に於ける半導体装置の要部切断側面図をそ
れぞれ表している。 図に於いて、１はGaAs基板、１Ａはエツチン
グ領域、２はフオト・レジスト膜、２Ａは開口、
３は溶液、O+は酸素のプラズマ・イオンをそれ
ぞれ示している。
の工程要所に於ける半導体の要部切断側面図、第
２図Ａ乃至Ｆは本発明一実施例を説明する為の工
程要所に於ける半導体装置の要部切断側面図をそ
れぞれ表している。 図に於いて、１はGaAs基板、１Ａはエツチン
グ領域、２はフオト・レジスト膜、２Ａは開口、
３は溶液、O+は酸素のプラズマ・イオンをそれ
ぞれ示している。
Claims (1)
- 【特許請求の範囲】 １ −族化合物半導体層の表面をプラズマ・
イオンで衝撃してから該−族化合物半導体層
をフツ酸系の溶液に浸漬し前記プラズマ・イオン
で衝撃された部分のみを除去する工程 が含まれてなることを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27703785A JPS62136826A (ja) | 1985-12-11 | 1985-12-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27703785A JPS62136826A (ja) | 1985-12-11 | 1985-12-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62136826A JPS62136826A (ja) | 1987-06-19 |
| JPH0319695B2 true JPH0319695B2 (ja) | 1991-03-15 |
Family
ID=17577897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27703785A Granted JPS62136826A (ja) | 1985-12-11 | 1985-12-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62136826A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE178468T1 (de) | 1992-10-31 | 1999-04-15 | Masanori Sato | Zahnbürste und elektrisch angetriebene zahnbürste |
| JP7461325B2 (ja) * | 2021-09-13 | 2024-04-03 | 株式会社豊田中央研究所 | 酸化ガリウム系半導体基板の表面処理方法および半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5198973A (en) * | 1975-02-26 | 1976-08-31 | Handotaisochino seizohoho |
-
1985
- 1985-12-11 JP JP27703785A patent/JPS62136826A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62136826A (ja) | 1987-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0437582B2 (ja) | ||
| JPH0787195B2 (ja) | ショットキゲート電界効果トランジスタの製造方法 | |
| US20050258459A1 (en) | Method for fabricating semiconductor devices having a substrate which includes group III-nitride material | |
| US4293588A (en) | Method of manufacturing a semiconductor device using different etch rates | |
| US5185278A (en) | Method of making self-aligned gate providing improved breakdown voltage | |
| JP3450155B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPH0319695B2 (ja) | ||
| JPH033935B2 (ja) | ||
| JPH0133933B2 (ja) | ||
| JP2773700B2 (ja) | 化合物半導体装置およびその製造方法 | |
| US5252500A (en) | Method of fabricating a semiconductor device | |
| JP3295899B2 (ja) | 半導体基板のエッチング方法 | |
| JPH0217934B2 (ja) | ||
| JP2551427B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03278543A (ja) | 電界効果トランジスタの製造方法 | |
| JPH033936B2 (ja) | ||
| JPH0354461B2 (ja) | ||
| JPS60244075A (ja) | Ｅ／ｄ構成集積回路の製造方法 | |
| JPH0445532A (ja) | 半導体装置の製造方法 | |
| KR100283027B1 (ko) | 이종 접합 반도체 소자의 ＧａＡｓ/ＡｌＧａＡｓ 선택적 식각방법 및 이를 이용한 비정형 고 전자 이동도 트랜지스터의 제조방법 | |
| JPH09321062A (ja) | 半導体装置の製造方法 | |
| JP2803641B2 (ja) | 半導体装置の製造方法 | |
| JPH0498833A (ja) | 化合物半導体のエッチング方法 | |
| JPH06310537A (ja) | 半導体装置の製造方法 | |
| JP2003068766A (ja) | 電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |