JPH03199947A - はんだ付部検査方法とその装置並びに電子部品実装状態検査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電子部品と回路基板とを接続するはんだ付部
を検査するための検査方法とその検査装置、更にはその
検査方法を利用した電子部品実装状態検査方法に関する
ものである。

［従来の技術］ 一般に、各種の電子部品の回路基板への接続は、はんだ
付けによって行なわれているが、はんだ付部に典型的に
発生する不良の１つとしてブリッジ欠陥が挙げられるも
のとなっている。ブリッジ欠陥とは、はんだ付部が隣接
はんだ付部とはんだによって電気的に接続される場合で
の欠陥をいうが、第１３図（ａ）　、　（ｂ）はそれぞ
れフラットパッケージ型電子部品、ピンタイプ電子部品
のはんだ付部でのブリッジ欠陥の例を示したものである
。

これまでにあっては、ブリッジ欠陥を対象とした検査で
は、回路基板上方からはんだ付部の画像　− が検出され、検出画像を解析することによって欠陥が検
出されるようになっている。例えばはんだ付部が周囲か
ら−様に照明された状態で、はんだ付部とその周辺をＴ
Ｖ左カメラ撮像すれば、はんだ部分では照明光が強く反
射されていることから、画像よりはんだ部分の存在領域
が検出され得、したがって、その存在領域を解析すれば
、ブリッジの有無が容易に判定し得るものとなっている
。

また、以上とは別に、周囲から−様な照明を行なうこと
なく、プリント基板上のはんだ行不良を精度良好にして
検出するものとしては、特開昭６０−１３１４０９号公
報に記載のものが知られている。これによる場合、プリ
ント基板上のはんだ付部に対しては励起光が照射され、
プリント基板から発生される蛍光によりはんだ付部をシ
ルエツト像として検出し、その像を解析することによっ
て、リードずれや、ブリッジ欠陥が検出されるようにな
っている。

［発明が解決しようとする課題］ しかしながら、従来技術による場合、回路基板上方から
光学的にはんだ像を検出するようにして、はんだ付部が
検査されていることから、特定の電子部品に対しては適
用し得ないものとなっている。

これは、電子部品が、その部品裏面と回路基板との間に
介在配列されたはんだ付部によって回路基板に接続され
る場合には、検査対象としてのはんだ付部が電子部品の
陰に隠れてしまい、はんだ材部形状を回路基板上方から
検出し得ないからである。この事情をより詳細に説明す
れば、第１４図はそのような電子部品が実装された回路
基板の例を、また、第１５図はその一部断面を示したも
のである。

図示のように、セラミック基板１上にはＩＣチップ２が
、格子状に配列された微小なはんだ付部１６を介し直接
的に接続されるようになっているが、電子部品実装の際
に、ブリッジ欠陥１５Ｃが発生する可能性があるも、そ
の部分の外部からの観察は実際上困難であり、したがっ
て、従来技術をそのまま適用し得ないというわけである
。なお、第１５図中、符号１７ははんだ付部１６に一端
が接続されたセラミツク基板１内の配線導体を示す。

本発明の目的は、電子部品が、その部品裏面と回路基板
との間に介在配列されたはんだ付部によって回路基板に
接続される場合に、はんだ付部でのブリッジ欠陥が容易
に検出可とされたはんだ付部検査方法を供するにある。

また、本発明の他の目的は、そのはんだ付部検査方法を
利用して電子部品の実装状態を検査し得る電子部品実装
状態検査方法を供するにある。

更に、本発明の他の目的は、電子部品が、その部品裏面
と回路基板との間に介在配列されたはんだ付部によって
回路基板に接続される場合に、はんだ付部でのブリッジ
欠陥が容易に検出可とされたはんだ付部検査装置を供す
るにある。

［課題を解決するための手段］ 上記目的は、電子部品裏面と回路基板との間のはんだ付
部介在領域に対し、その領域を見通し得る方向から光線
を入射せしめる一方、その光線がはんだ付部介在領域を
通過し得るか否かを光線の出射方向から検出することで
達成される。また、　７− 本発明の他の目的は、回路基板上に実装された各種実装
タイプの電子部品番々の実装状態を実装タイプ別に検査
するに際し、部品裏面と回路基板との間に介在配列され
たはんだ付部によって回路基板に実装される電子部品に
対しては、上記はんだ付部検査方法を利用してその実装
状態が検査されることで達成される。

更に、本発明の他の目的は、電子部品裏面と回路基板と
の間のはんだ付部介在領域に対し、その領域を見通し得
る方向から光線を入射せしめる光線入射手段と、はんだ
付部介在領域を通過した光線を光線の出射方向から検出
する光線検出手段と、この光線検出手段からの光路検出
結果を解析することによって、隣接しているはんだ材部
間でのはんだの存否を判定する欠陥判定手段と、上記手
段各々を制御することによって、電子部品に対し一連の
はんだ付部検査を行なう制御手段とを具備することで達
成される。

［作用コ 電子部品が、その部品裏面と回路基板との間に介在配列
されたはんだ付部によって回路基板に接続される場合に
は、はんだ付部による電子部品の回路基板への接続状態
は回路基板上方からは窺い知れないが、側面方向からは
適当な方法によって知れるというものである。即ち、電
子部品と回路基板との間には僅かな間隙がはんだ付部介
在領域として存在するが、この間隙に光線を入射せしめ
れば、光線ははんだ付部やはんだが存在する部分ではそ
の通過が遮られるも、それらが存在しない部分ではその
まま通過することになる。

したがって、その電子部品に対する光線の通過位置およ
び非通過位置が設計情報より予め知れている場合には、
通過位置で検出されるべき光線が検出されない場合は、
はんだがブリッジ欠陥としてその光路中に存在している
と判断され得るものである。

また、回路基板に各種実装タイプの電子部品が実装され
た後に、実装タイプ別に電子部品の実装状態が検査され
る場合があるが、その際、部品裏面と回路基板との間に
介在配列されたはんだ付部によって回路基板に実装され
る電子部品に対しては、上記方法を利用すればその実装
状態が容易に検査され得るというものである。

したがって、はんだ付部検査方法が実際に実施されるは
んだ付部検査装置としては、少なくとも電子部品裏面と
回路基板との間のはんだ付部介在領域に対し、その領域
を見通し得る方向から光線を入射せしめる光線入射手段
と、はんだ付部介在領域を通過した光線を光線の出射方
向から検出する光線検出手段と、この光線検出手段から
の光路検出結果を解析することによって、隣接している
はんだ材部間でのはんだの存否を判定する欠陥判定手段
と、上記手段各々を制御することによって、電子部品に
対し一連のはんだ付部検査を行なう制御手段とが具備さ
れればよいものである。

［実施例］ 以下、本発明を第１図から第１２図により説明する。

先ず第１の実施例に係るはんだ付部検査装置について説
明すれば、第１図はその構成を、また、第２図はその際
での光学系の構成と光路の様子を示したものである。図
示のように、セラミック基板１上には（複数の）ＩＣチ
ップ２が、格子上に多数配列された微小な球状のはんだ
材部１６によって実装、あるいは接続されているが、Ｉ
Ｃチップ２が実装されたセラミック基板１はｘ、ｙ、ｚ
方向に移動、回転可とされたステージ９上に位置決めさ
れた状態で固定されるようになっている。この状態で第
５図に示すフローに従い全体制御部１１がステージ駆動
回路ｌＯを介しステージ９を所望に駆動することで、検
査対象としての何れかのＩＣ２は検査位置に位置決めさ
れるものである。検査位置においてはＩＣ２のその両側
にはプリズム５ａ、５ｂが位置するようになっている。

さて、ＩＣチップ２が検査位置に位置決めされた状態で
、レーザ光源３からレーザ光を発するようにすれば、レ
ーザ光はレンズ４ａ、４ｂによって幅が広い平行光に変
換された後は、プリズム５ａによって反射されたうえ、
ＩＣチップ２・セラミック基板１間に存在するはんだ付
部介在領域（以下、単には１− んだ領域と称す）に入射せしめられるようになっている
。このようにして、はんだ領域に入射されたレーザ光は
、光路途中に存在しているはんだ材部１６や、ブリッジ
欠陥としてのはんだによってその通過が部分的に遮られ
ることになるが、はんだ領域を通過し得たレーザ光部分
はプリズム５ｂで一旦反射された後は、レンズ４ｃ、ガ
ルバノミラ−６ａを介しラインセンサ８によって検出さ
れるものとなっている。その際、第２図に示すように、
ラインセンサ８にて検出されるレーザ光の光路は、モー
タ７ａによって回転されるガルバノミラ−６ａの回転位
置によって選択可とされる。したがって、撮像制御回路
１２が全体制御部１１からの指示にもとづきガルバノミ
ラ−６ａを回転制御しつつ回転制御に同期してラインセ
ンサ８にてレーザ光を検出するようにすれば、検出信号
はライン単位に順次画像メモリ１３に記憶されることで
、２次元画像が得られるものである。このようにして得
られる２次元画像は、恰も平行光によってはんだ領域を
投影した画像として得られるが、この２次元画像では、
２ 格子状に配列されている、はぼ同一形状のはんだ材部１
６は、入射レーザ光に平行な列をなしているはんだ材部
が列単位に全て重なったものとして検出されるから、結
果的に２次元画像は第３図に示すように、シルエツト像
として得られるものである。その際、はんだ材部列間で
あるレーザ光通過位置に１箇所でもはんだ、即ち、ブリ
ッジ欠陥が存在すれば、第３図に示すシルエツト像中に
、符号１８として示すように連結はんだ像が検出される
ものである。

ここで、説明を前に戻し再び説明を続行すれば、画像の
検出が終了したならば、全体制御部１１によって起動さ
れる欠陥判定部１４では、検出画像中にブリッジ欠陥が
存在するか否かが判定されるようになっている。欠陥の
有無が判定されるに際しては、先ず検出画像が適当に設
定されているしきい値によって２値化され、２値画像と
して得られるようになっている。例えば２値画像上では
はんだ、あるいははんだ材部は「０」として、また、そ
れらが存在していない部分は［月として２値化されるも
のである。その後、欠陥判定部１４に予め記憶されてい
るはんだ材部１６についての設計情報にもとづき、２値
画像中には第４図に示すように、ウィンドウ１９ａ−１
９ｄが設定されるようになっっている。これらウィンド
ウ１９ａ〜１９ｄの設定位置は、当然、はんだ材部列間
の位置とされるものである。

さて、以上のようにして、ウィンドウ１９ａ〜１９ｄが
設定されたならば、ウィンドウ１９ａ〜１９ｄ各々の内
部で値が「０」である画素の面積が集計されるが、その
集計値が予め定められているしきい値以上であれば、こ
れを以てそのウィンドウ内にはブリッジ欠陥が存在して
いると判定されるものである。

第４図に示す例では、ウィンドウ１９ｃ内にブリッジ欠
陥が存在していると判定されるものである。

全体制御部１１では第５図に示すフローに従い、以上説
明した検査動作をセラミック基板１上に実装されている
全てのＩＣチップ２各々について順次行なうが、全ＩＣ
チップ２各々についての検査が終了したならば、セラミ
ック基板１は９０度回転されたうえ再び全ＩＣチップ２
各々について順次同様な検査が行なわれるようになって
いる。これは、１方向からの検査だけでは、入射レーザ
光に平行な列をなしている、同一列での複数のはんだ付
部の隣接はんだ付部との間に発生されているブリッジ欠
陥が検出され得ないからである。全体制御部１１では、
２方向からの検査が終了するのを待って、ブリッジ欠陥
の有無を報告するところとなるが、欠陥が存在している
場合には、欠陥に係るＩＣチップ２位置とこのＩＣチッ
プ２での欠陥位置が併せて報告されるようになっている
。尤も、何れかのＩＣチップ２でブリッジ欠陥が検出さ
れた場合に、その時点で検査処理を終了させることも考
えられる。

以上のように、第１の実施例でははんだ領域の投影像が
２次元画像として先ず画像メモリに一旦格納されている
ことから、必要に応じそのメモリ内容をモニタＴＶに表
示せしめることによって、欠陥形状を容易に、しかも直
接的に確認し得ることになる。

次に第２の実施例に係るはんだ材部検査装置について説
明すれば、第６図はその構成を、また、５− 第７図はその際での光学系の構成と光路の様子を示した
ものである。第６図、第７図に示すように、光学系の構
成上、ガルバノミラ−が設けられていない点だけが第１
の実施例と実質的に異なったものとなっている。第１の
実施例ではガルバノミラ−を回転制御しつつはんだ領域
を通過したレーザ光がライン単位に検出されていたが、
本実施例ではレンズ４Ｃによって一括集光された状態で
ラインセンサ８にて検出されるようになっている。この
結果、ラインセンサ８での検出値は第８図に示すように
なり、結果として第３図に示す２次元画像における画素
値を上下方向に積算した結果と等価なものとなるわけで
ある。ラインセンサ８からの検出値は第１の実施例と類
似の方法で処理されることによって、ブリッジ欠陥の有
無が判定されるものである。即ち、第８図に示すように
、その検出値に対しては１次元のウィンドウ１９ｅ〜１
９ｈが設定され、ウィンドウ１９ｅ〜１９ｈ各々内部の
検出値がしきい値以上であるか否かを判定することによ
って、ブリッジ欠陥の有無が判定され得るものであ６− る。第８図に示す例では、ウィンドウ１９ｇでの検出値
がしきい値に達していないことから、ウィンドウ１９ｇ
対応位置にブリッジ欠陥が存在していると判定され得る
ものである。

以上の第２の実施例による場合は、検出画像は１次元と
され、２次元画像として検出されていないことから、ガ
ルバノミラ−による走査や、画像メモリへの画像の記憶
は不要とされ、構成簡単にして、しかも速度大にして検
査を行ない得ることになる。

引き続き第３の実施例について説明すれば、本実施例で
は第１のそれに比し光学系および画像撮像方法が異なっ
ているが、検査全体としての手順や、検出画像に対する
処理方法はほぼ同様となっている。

即ち、本実施例ではスポット径が小さいレーザ光ビーム
によってはんだ領域が２次元的に走査され、この走査に
同期して画像が２次元的に検出されるようになっている
。第９図、第１０図に示すように、レーザ光源３からの
レーザ光はガルバノミラ−６ｂ　、　６ｃとレンズ４ｄ
　、　４ｅとを介されたうえプリズム５ａではんだ領域
方向に反射されるようになっているものである。その際
、ガルバノミラ−６ｂ、６ｃはそれぞれモータ７ｂ、７
ｃによって回転されることで、全はんだ領域に亘っては
んだ領域を２次元的に走査するようになっているもので
ある。はんだ領域を介されたレーザ光は、プリズム５ｂ
で反射されたうえライトガイド２０を介しフォトマル（
光電子増倍管）２１で光電変換され電気信号として得ら
れるが、この電気信号はレーザ光の走査に同期して順次
画像メモリ１３に記憶されることで、結果的に第１の実
施例と同様にして２次元画像が得られ、また、同様に処
理されるようになっている。

本実施例による場合、はんだ領域に入射されるレーザ光
は細いビームに絞られていることから、第１．第２の実
施例に比しはんだ領域内でのレーザ光反射による影響が
小さくなり、したがって、高精度にはんだ付部でのブリ
ッジ欠陥が検出されることになる。

最後に、第４の実施例について第１１図、第１２図によ
り説明すれば、はんだ領域に入射されるレーザ光がスリ
ット状とされていることを除けば、事情は第３の実施例
に同様となっている。レーザ光源３からのレーザ光は先
ずレンズ４ｆ、４ｇでその形状がスリット状に変換され
た後は、ガルバノミラ−６ｂ、レンズ４ｈを介しプリズ
ム５ａではんだ領域方向に反射されるようになっている
。第１２図に示すように、その際、レーザ光ははんだ領
域に上下方向に長いスリット状のビームとして入射され
るが、ガルバノミラ−６ｂの回転によってそのスリット
状レーザ光ははんだ領域を１次元的に走査するところと
なるものである。はんだ領域を介されたレーザ光は第３
の実施例の場合と同様な光学系によって、レーザ光の走
査に同期して１次元的に検出された後は、第２の実施例
の場合と同様にして処理されるものとなっている。

この第４の実施例による場合は、第３の実施例の場合と
同じくはんだ領域内でのレーザ光反射による影響を小さ
く抑え得、また、第３の実施例の場合と同じく構成が簡
単であり、検査も高速に行なわれ得るものとなっている
。

以上、はんだ付部検査方法とその装置について各種の実
施例により説明したが、レーザ光のはんだ領域への入射
とはんだ領域を介されたレーザ光の検出とを上記各種実
施例に限定されることなく適当に行なう場合は、はんだ
付部でのブリッジ欠陥が精度良好に検出されることにな
る。しかしながら、このようなはんだ付部検査方法とそ
の装置は、回路基板に電子部品は全て実装された際に、
特定実装タイプの電子部品の回路基板への実装状態を検
出するのにも利用可となっている。ここにいう実装状態
とは、実装状態にある電子部品の実装位置や姿勢（回転
状態）、極性方向などに関したものではなく、主にはん
だ付は状態に関したものである。複数のはんだ付部各々
によって単位の電子部品は確実に回路基板へ実装される
必要があるが、その際、あるはんだ付部での接続が不良
（全く接続されていない場合や、ブリッジ欠陥を含む）
であれば、その不良をも検出するのに利用し得るという
ものである。これら不良のうち、ブリッジ欠陥の検出方
法については既に述べたところであるが、あるはんだ付
部で全く接続されていない場合は、そのはんだ付部の上
端と部品裏面との間、またはそのはんだ付部下端と回路
基板との間に間隙が存在することから、その間隙をも画
像処理によって検出しようというものである。それら間
隙では光線が通過可能状態にあることから、検出画像を
適当に画像処理すれば、ブリッジ欠陥に併せてそれら間
隙もが検出されるというものである。

［発明の効果］ 以上説明したように、請求項１〜５による場合は、電子
部品が、その部品裏面と回路基板との間に介在配列され
たはんだ付部によって回路基板に接続される場合に、は
んだ付部でのブリッジ欠陥が容易に検出可とされ、また
、請求項６による場合には、そのはんだ付部検査方法を
利用して特定実装タイプの電子部品の実装状態を検査し
得、更に請求項７によれば、電子部品が、その部品裏面
と回路基板との間に介在配列されたはんだ付部によって
回路基板に接続される場合に、はんだ付部でのブリッジ
欠陥が容易に検出可とされたはんだ付部検査装置が得ら
れることになる。

【図面の簡単な説明】

第１図は、本発明によるはんだ付部検査装置の第１の実
施例での構成を示す図、第２図は、その実施例での光学
系の構成と光路の様子を示す図、第３図、第４図は、同
じくその実施例での検出画像に対する処理内容を説明す
るための図、第５図は、回路基板上に実装されている複
数の電子部品各々に対しはんだ材部検査を行なう場合で
の、全体の概略フローを示す図、第６図は、本発明によ
るはんだ付部検査装置の第２の実施例での構成を示す図
、第７図は、その実施例での光学系の構成と光路の様子
を示す図、第８図は、同じくその実施例での検出画像に
対する処理内容を説明するための図、第９図は、本発明
によるはんだ付部検査装置の第３の実施例での構成を示
す図、第１０図は、その実施例での光学系の構成と光路
の様子を示す図、第１１図は、本発明によるはんだ付部
検査装置の第４の実施例での構成を示す図、第１２図は
、その実施例での光学系の構成と光路の様子を示す図、
第１３図（ａ）　、　（ｂ）は、ブリッジ欠陥を説明す
るための図、第１４図、第１５図は、特定実装タイプの
電子部品で発生するブリッジ欠陥を説明するための図で
ある。 ■・・・セラミック基板、２・・・ＩＣチップ、３・・
・レーザ光源、４ａ〜４ｅ・・・レンズ、５ａ　、　５
ｂ・・・プリズム、６ａ〜６ｃ・・・ガルバノミラ−１
７ａ〜７ｃ・・・モータ、８・・・リニアセンサ、９・
・・ステージ、１０・・・ステージ駆動回路、１１・・
・全体制御部、１２・・・撮像制御回路、１３・・・画
像メモリ、１４・・・欠陥判定部、１６・・・はんだ付
部、２０・・・ライトガイド、２１・・・フォトマル（
光電子増倍管）

Claims (7)

【特許請求の範囲】
1. １．電子部品が、該部品裏面と回路基板との間に介在配
   列されたはんだ付部によって回路基板に接続される場合
   でのはんだ付部検査方法であって、電子部品裏面と回路
   基板との間のはんだ付部介在領域に対し、該領域を見通
   し得る方向から光線を入射し、該光線がはんだ付部介在
   領域を通過し得るか否かを光線の出射方向から検出する
   ことで、光線の入出射点を結ぶ光路中にはんだ付部が存
   在するか否かが判定されるようにしたはんだ付部検査方
   法。
2. ２．光線は幅が広い平行光としてはんだ付部介在領域全
   体にに入射され、該光線がはんだ付部介在領域を通過し
   得るか否かが光線の出射方向から２次元的に画像として
   検出、処理されるようにした、請求項１記載のはんだ付
   部検査方法。
3. ３．光線は幅が広い平行光としてはんだ付部介在領域全
   体にに入射され、該光線がはんだ付部介在領域を通過し
   得るか否かが光線の出射方向から１次元的に画像として
   検出、処理されるようにした、請求項１記載のはんだ付
   部検査方法。
4. ４．光線はスポット径が小さいビームとしてはんだ付部
   介在領域に該領域を２次元的に走査すべく入射され、該
   光線がはんだ付部介在領域を通過し得るか否かが光線の
   出射方向から上記走査に同期して２次元的に画像として
   検出、処理されるようにした、請求項１記載のはんだ付
   部検査方法。
5. ５．光線はスリット状ビームとしてはんだ付部介在領域
   に該領域を１次元的に走査すべく入射され、該光線がは
   んだ付部介在領域を通過し得るか否かが光線の出射方向
   から上記走査に同期して１次元的に画像として検出、処
   理されるようにした、請求項１記載のはんだ付部検査方
   法。
6. ６．回路基板上に実装された各種実装タイプの電子部品
   の実装状態を検査するための電子部品実装状態検査方法
   であって、回路基板上に実装された電子部品各々に対し
   実装タイプ別に実装状態を検査するに際し、部品裏面と
   回路基板との間に介在配列されたはんだ付部によって回
   路基板に実装される電子部品に対しては、請求項１〜４
   の何れかに記載のはんだ付部検査方法によって実装状態
   が検査される電子部品実装状態検査方法。
7. ７．電子部品が、該部品裏面と回路基板との間に介在配
   列されたはんだ付部によって回路基板に接続される場合
   でのはんだ付部検査装置であって、電子部品裏面と回路
   基板との間のはんだ付部介在領域に対し、該領域を見通
   し得る方向から光線を入射せしめる光線入射手段と、は
   んだ付部介在領域を通過した光線を光線の出射方向から
   検出する光線検出手段と、該光線検出、手段からの光路
   検出結果を解析することによって、隣接しているはんだ
   付部間でのはんだの存否を判定する欠陥判定手段と、上
   記手段各々を制御することによって、電子部品に対し一
   連のはんだ付部検査を行なう制御手段とを具備してなる
   構成のはんだ付部検査装置。