JPH03201542A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は半導体装置の製造方法に係り、特に電極構造を
改良した半導体装置の製造方法に関する。

（従来の技術） 近年砒化ガリウムショットキ接合型電界効果トランジス
タ（以下ＧａＡｓ　ＦＥＴと略称する）は応用範囲が拡
大するにつれて、その高性能化はより一層重要なものに
なりつつある。

第４図（ａ）に示すように、特にマイクロ波帯で使用さ
れるＧａＡｓ　ＦＥＴの製造工程は、通常半絶縁性基板
１０１の上に光食刻法（以下ＰＥＰと酩称）によりパタ
ーン形成された５ｉｎ２でなる絶縁膜１０２を介して。

Ｓｉイオンをイオン注入装置により注入しアニール工程
を経て、Ｎ＋層１０３、Ｎ層１０４を形成する。

次にＰＥＰ後、Ｎ１層１０３に金−ゲルマニウム合金／
白金でなるソース、トレイン電極金属層１０５の蒸着を
行ない、リフトオフで不要部分を除去した後、水素炉で
合金化のための熱処理を施してソース、ドレイン電極を
形成する。そして、ソース、トレイン間の絶縁膜１０２
にゲート電極形成のためのパターンをＰＥＰで開口し、
チタン／アルミニウムを蒸着し、リフトオフにより微細
構造のゲート電極１０６を形成し、ＧａＡｓ　ＦＥＴが
完成する。

マイクロ波帯（例えば４〜１８ＧＨｚ程度）用の小信号
用ＧａＡｓ　ＦＥＥＴの電極寸法は、その高周波特性を
実現するため、ソース−ドレイン電極間で３〜４ｐ、ゲ
ート−ソース電極間で約１ｇｎ、ゲート長は０．３〜０
．５／ａ　と極めて微少な寸法に構成されている。

しかし、このように製作されたＧａＡｓ　ＦＥＴのソー
ス、トレイン電極部を微視的に見ると、第４図（ｂ）に
第４図（ａ）の破線円で曲む部分の拡大図で示されるよ
うにソース、ドレイン電極金属層１０５は合金化のため
の熱処理により溶融し、その後の冷却過程でその金属膜
特有の表面張力による収縮作用のため、冷却後の形状を
見ると電極全屈と、酸化ＩＥ１ｉの窓との間に隙間１０
７を発生し、電極が酸化膜の窓を埋める状態を再現でき
ない。今までに各律の電極金ノ、へが選択′され、実験
も試みられているが、適当な構成金ノρＣが判明してい
ないのが現状である。

（発明が解決しようとする課題） ＧａＡｓ　ＦＥＴにおいて、その高周波特性はソース、
ゲート間の静゛屯容量（Ｃｘ−）、および直列抵抗（Ｒ
，）との積の逆数で表わされる数値ｆｒ　（次式（１）
）％式％（１） により決定され、所望とする特性を得るためにはＣ１ａ
とＲ８を小さく抑えることが不可欠である。静電容量Ｃ
ｆｆ１ｓ　を低減するためには、ゲート長を極力短くす
る方法が一般的である。また、直列抵抗Ｒ。

についてはソース−ゲート間隔の短縮、およびＮ層上へ
のＮ＋層の導入等が実施されていたが、ゲート−ソース
耐圧を確保できなくなるため、これらの手段も一定の限
界がある。一方、電極の接触抵抗が減少しないために直
列抵抗が減少せず、特性の向上が難しいという基本的な
欠陥が存在した。

本発明は、ソース−ドレイン両電極部の隙間を解消する
ことによりこの直列抵抗を減少させ、ＦＥＴの高周波特
性を改善するための電極構造の製造に関する半導体装置
の製造方法を提供することを目的とする。

〔発明の構ｌ＆） （課題を解決するための手段） 本発明にかかる半導体装置は、半導体基板表面に隣接し
て形成された所定パターンの電極と絶縁膜を備えた半導
体装置において、前記電極が、半導体基板との対接面側
にこの半導体基板との合金層を有する電極基体層と、こ
の電極基体上に一部で積層し電極基体と前記絶縁膜との
対向面間を充填する電極被覆金属層とを具備したことを
特徴とする。

そして電極面積を拡大させることにより接触抵抗を低減
させるので直列抵抗を減少させ、その結果半導体装置の
高周波特性が向上する。

（作　用） 本発明は前記の熱処理により電極金屈部周曲に発生した
非アロイ部（ＧａＡｓ表面）に、金属を埋め込み、６１
％接触面積の拡大をはかることにより、ＧａＡｓ　ＦＩ
ＥＴとしてのソース−ゲート間直列抵抗を下げ、高周波
特性の向上が達成される。上記、説明では一貫して半導
体材料として動作速度に大きい利点を持つ化合物半導体
のうち、ＧａＡｓについて述べている。しかしながら、
このことは本発明に対し、何ら材料を制限するものでは
なく、本発明はＳｉ、　Ｇｅ、などの元素半導体、ある
いは他の化合物半導体等、広く一般の半導体材料に対し
適用が可能である。

（・実施例） 以下、本発明の一実施例のＧａＡｓ？Ｉｉ界効果トラン
ジスタ（ＧａＡｓ　ＦＥＴ）を例にその構造を断面図で
示す第１図、およびその製造方法を工程順に示す第２図
を参照して説明する。

第１図に示すＧａＡｓ　ＦＥＴにおいて、２０は半絶縁
性基板で、一方の主面（上面）側にｎ＋層１３、ｎ層１
４、この主面上に電極１８．１９等が形成され、かつ他
方の主面（下面）に下面電極２２が形成されている。

また、上記半絶縁性基板２０の上面にはＳｉＯ□でなる
絶縁膜１６に隣接してｎ＋層１３上に所定パターンのソ
ース電極２１Ｓ、ドレイン電極２１ｄが、−例の（金・
ゲルマニウム／白金）の合金でなる電極基体Ｉｔｓとこ
の電極基体層１５上に一部で積層しその側面と絶縁膜１
６との対向面間を充填する電極被覆金属層１８で形成さ
れている。さらに、上記０層１４上には、これを被覆す
る酸化膜１６の一部に開孔を設けこの開孔に一例のチタ
ニウムとアルミニウムでなるゲート電極１９が設けられ
ている。なお、半絶縁性基板２０の下面には一例として
金の下面電極２２が形成されている。

次に、上記ＧａＡｓ　ＦＥＴの製造方法を第２図（ａ）
〜（ｆ）によって説明する。

結晶軸＜１００）を有する鏡面仕上げの半絶縁性基板Ｉ
Ｏを酒石酸系エッチャントによりエツチングを施したの
ち、その上面にシランの熱分解により５ｉｎ２でなる絶
縁膜３０を膜厚４０００Åに堆積させる。

（第２図（ａ））。

次に、フォトエツチング工程（以下ＰＥＰと略記する）
により、ソース電極、ドレイン電極形成予定域の絶縁膜
３０に開孔を設け、ここに露出した半絶縁性基板にイオ
ン注入を施す。このイオン注入は。

イオン注入装置により加速電圧１２０ｋｅＶ、ドース斌
２　Ｘ　１０１３ｃｍ””で打ち込む（第２図（ｂ））
。

再度絶縁膜４０を堆積し、この絶縁膜に半絶縁性基板に
おけるＮ層形成予定域にＰＥＰにより開孔を設け、Ｓｉ
イオンを加速電圧５０ｋｅＶ、ドーズ′に＆５×１０１
２ＣＩ１１−２の条件で打ち込む。その後、上記打ち込
んだＳｉイオンを活性化するために、半絶縁性基板を砒
素ガス中で８５０℃、１５分の活性化処理を施し、Ｎ＋
層１３、Ｎ層１４が形成される（第２層（Ｃ））。

次に、ソース、ドレインを形成するためＮ＋層１３表面
上の酸化膜に開孔し、金・ゲルマニウム（１２重量パー
セント）を２０００λ、続いて白金を２００Ａ蒸着し、
リフトオフで不要部分を除去後、水素炉で４００℃、５
分間熱処理を施す（第２図（ｄ））。このとき、電極基
体層１５の周囲には隙間１７が発生している。

上記熱処理により電極基体層（金・ゲルマニウム／白金
の合金）１５が収縮することにより生じた隙間１７内に
おけるＮ４層１４表面のＧａＡｓの露出部を埋めるべく
、金の無電解めっきを温度６０℃、時間１５分施して電
極被覆金属層１８を形成した。このめっきは層厚約１５
００λ施した（第２図（ｅ））。

次に、ゲート電極形成予定域の酸化膜にフォトエツチン
グにより弗化アンモニウムで開口を設けたのち、チタン
層を層厚２００Ａ、アルミニウム層を層厚５０００Ａｋ
こ蒸着したのち、リフトオフにより不要部分を除去し動
作層側の電極形成が終了する。

最後に半絶縁性基板を適当な厚さ（約１００ｐ）に薄板
化するため裏面を３０００番エメリー粉によるラッピン
グを施し、ついで、硫酸：過酸化水素：水（８：１：１
）のエッチャントを用い、温度５０℃で約３分間エツチ
ングを施したのち、下面電極２２として層厚３０００人
の金層を蒸着する。次に、この全周の半絶縁性基板との
密着性を向上させるため、３００℃、１０分間の熱処理
を施し、ＧａＡｓ電極効果トランジスタの１２造工程が
完了する（第２図（ｆ））。

取上の本実施例ではめっき金属として金を用いて行って
いる。電極周囲に施こされためっき金属はＮ＋層に対し
ショットキ接合を形成しているがＮ＋幻のキャリヤ濃度
が充分高いため、発生する障壁も低く、実質的にはオー
ム性接触を形成していると考えて支障はない。また、Ｎ
１層中への拡散が発生したとしてもドナーとして働くた
め直列抵抗をさらに低減する方向に作用するという利点
も兼ね備えている。

次に高周波特性を比較するために、完成したＧａＡｓ　
ＦＥＴをスクライブ後、小信号用外囲器にマウントし、
従来方法で作成した同様の形状を有するＧａＡｓ　ＦＥ
Ｔと１２ＧＩＩｚ帯と１８ＧＩＩｚ帯での雑音指数ＮＦ
の測定を行なった。その結果を第３図に示す。図から明
らかなように従来品に比較し、約０．１〜０．１５ｄＢ
程度の改善が図られたことが実証された。本実施例では
合金化の際収縮するオーム性電極金属の近傍１；金めっ
き層を形成する例を示しているが５無電解メツキ液の特
性上半導体材料には左右されず。

他の類似する半導体材料にも適用が可能であるのは勿論
である。

〔発明の効果〕

以上述べたように本発明には次に挙げる利点がある。

（ｉ）電極の周囲にこれを被覆する金属層を備えるので
電極接触面積が拡張し、それによりソース、ゲート間の
直列抵抗Ｒ３が減少し、高周波特性が向上する。

０）電極金属の表面部にも金属層が被覆されるため、後
工程で行なわれる金線を用いたボンディングに対して接
着性を向上させる効果がある。

（ｉ）外気に対してもめっき金属を選択することにより
ＧａＡｓ表面保護膜としての効果を得る。

０）適当にＰＥＰマスクを使いわけることにより電極毎
にめっき金属に対応した色別が可能となり組立操作が簡
便化される。

【図面の簡単な説明】

第１図は本発明にかかる一実施例のＧａＡｓ　ＦＥＴの
断面図、第２図（ａ）〜（ｆ）は第１図に示すＦＥＴの
製造方法を工程順に示すいずれも断面図、第３図はＦＥ
Ｔの高周波特性について一実施例を説明するための線図
、第４図（ａ）は従来例のＧａＡｓ　ＦＥＴを示す断面
図で、（ｂ）は（ａ）の一部を拡大して示す断面図であ
る。 １３・ｎ層層、１４・・・°ｎ層、１５・・・電極基体
層、１６・・・絶縁膜、Ｉ８・・・電極被覆金属層、１
９・・・ゲート電極、２１Ｓ・・・ソース電極、２１ｄ
・・・ドレイン電極。

Claims (1)

【特許請求の範囲】
1. 半導体基板表面に隣接して形成された所定パターンの電
   極と絶縁膜を備えた半導体装置において、前記電極が、
   半導体基板との対接面側にこの半導体基板との合金層を
   有する電極基体層と、この電極基体上に一部で積層し電
   極基体と前記絶縁膜との対向面間を充填する電極被覆金
   属層とを具備したことを特徴とする半導体装置。